Universidad del Magdalena Facultad de ingeniera Diseo de circuitos digitales

Informe de laboratorio: Diseo de contadores sncronos

Shirley Beleo Barrios Alejandro Vega Romero Hernan Vargas Rivadeneira Carlos Trujillo Leonardo Barraza

Profesor Evert de los Rios

1. Objetivos Aplicar un procedimiento de diseo general de los circuitos secuenciales a los contadores sncronos a travs de una serie de pasos. Construir un circuito que muestre la aplicacin de un contador sncrono. Ilustrar el diseo del circuito.

2. Marco terico El trmino sncrono se refiere a los eventos que tienen una relacin temporal fija entre s. Con respecto al funcionamiento del contador, sncrono significa que todos los flip-flops del contador reciben en el instante la seal de reloj. Los contadores son un caso particular de los circuitos secuenciales sincronizados. Se aplica un procedimiento de diseo general de los circuitos secuenciales a los contadores sncronos a travs de una serie de pasos.

Paso 1: diagrama de estados

Describe grficamente la progresin de estados por los que el contador avanza cuando se aplica una seal de reloj. Paso 2: tabla del estado siguiente cada estado actual del contador junto con su

Enumera

correspondiente estado siguiente. El estado siguiente es el estado al que el contador pasa del estado actual al aplicar un impulso de reloj. Paso 3: tabla de transiciones de los flip-flops

En esta se encuentra las posibles transiciones de salida mostrando cmo evoluciona la salida Q del Flip-Flop al pasar de los estados actuales a los siguientes. Paso 4: mapas de Karnaugh

Se utiliza para determinar la lgica requerida para cada entrada J y cada entrada K de cada Flip-Flps. Paso 5: expresiones lgicas para las entradas de los flip-flops

Cada entrada J y K de cada flip-flpos tiene una expresin lgica. Paso 6: implementacin del contador

Consiste en implementar la lgica combinacional a partir de las expresiones de entradas de J y K, y conectar los flip-flops para conseguir el contador deseado.

3. Implementacin de los 6 pasos Disear un contador que realice la siguiente secuencia de nmeros 7-4-1-2-6

Diagrama de estados:
111 110 100

010

001

Tabla de estado siguiente:

Estado actual 1 1 0 0 1 1 0 0 1 1 1 0 1 0 0

Estado siguiente 1 0 0 1 1 0 0 1 1 1 0 1 0 0 1

Tabla de transiciones de F/F:

1 1 0 0 1

1 0 0 1 1

1 0 1 0 0

1 0 0 1 1

0 0 1 1 1

0 1 0 0 1

x x 0 1 x

0 1 x x 0

x 0 1 x x

1 x x 0 0

x 1 x 0 1

1 x 1 x x

Mapas de Karnaugh 0 1 * 1 * x x x *

 0 1 * x

x *

1 *

0 1 * 1

x * x x

0 1 * x

* 1

x *

0 1 * x

* 1 x

1 *

0 1 * 1

x * x 1

x *

Expresiones lgicas para las entradas de los flip-flops

Implementacin del contador

Una vez diseado el circuito en Proteus, procedemos a simularlo teniendo en cuenta las expresiones que hallamos en el paso 5, obtenemos la secuencia deseada.

Se utiliza el 74LS47 ya que es un decodificador BCD a 7 segmentos, esto sirve para mostrar nmeros arbigos directamente en un display como se muestra en pantallazo. Ahora la secuencia empieza en 0 porque los flip-flops empiezan en ese estado.

Disear un contador ascendente que muestre una secuencia de los nmeros primos usando 4 bits. Para realizar este contador implementamos los seis pasos de la misma forma como en el ejemplo anterior, luego diseamos el circuito y por ltimo se tiene un contador ascendente de 4 bits que muestra los nmeros primos.

0010 1101 0011

1011

0101

Estado actual 0 0 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1 1 0

Estado siguiente 0 1 0 1 0 1 0 1 0 1 1 1 1 1 0

0 0 0 1 1

0 0 1 0 1

1 1 0 1 0

0 1 1 1 1

0 0 1 1 0

0 1 0 1 0

1 0 1 0 1

1 1 1 1 0

0 0 1 x x

x x x 0 1

0 1 x 1 x

x x 1 x 1

x x 1 x 1

0 1 x 1 x

1 x x x x

x 0 0 0 1

Con el 74LS47 los nmeros 10, 11, 12, 13, 14 y 15 se muestran con una designacin diferente.

4. Bibliografa [1] Flyod, Thomas L. Fundamentos de sistemas digitales. 7 edicin. Pearson educacin, S.A., Madrid, 2000. [2] http://www.ti.com/lit/ds/symlink/sn7447a.pdf [3] Notas de curso de diseo circuitos digitales.