El Transistor FET

1/11

1. Introduccin
El transistor de efecto de campo, FET por su siglas en ingls: Field Effect Transistor, es
un dispositivo semiconductor de tres terminales, conduccin unipolar y controlado por
voltaje a diferencia del BJT que es controlado por corriente. Se construyen
principalmente de Silicio o Germanio.
Estos dispositivos presentan una impedancia de entrada muy alta, sea cual sea la
configuracin del dispositivo, lo cual permite un mejor control del ruido.
Se utilizan en la amplificacin de seales, fuentes de poder reguladas y como
resistencias controladas por voltaje.
2. Construccin del FET
El transistor FET est formado por un bloque de material tipo n o tipo p junto con dos
contactos de un material de tipo opuesto al material del bloque, tal como muestra la
figura 1.
S

Figura 1
Cada extremo del bloque corresponde a un terminal, identificados como:
S Surtidor o Fuente
D Drenador
La unin de los dos contactos corresponde al otro terminal identificado como:
G Compuerta (Gate)
El espacio entre los dos contactos se llama canal y da la clasificacin del FET en FET
canal N y FET canal P. La figura 2 ilustra la estructura de estos FET.

FET Canal N

FET Canal P
Figura 2

Electrnica

El Transistor FET

2/11

El smbolo circuital utilizado para estos dispositivos se muestra en la figura 3.

D

G
S

FET Canal N

FET Canal P

Figura 3
3. Operacin del BJT
La operacin del transistor depende de la polarizacin de las uniones PN o NP del
dispositivo. Durante la operacin normal del FET no se hace fluir corriente a travs de
las uniones. En lugar de esto, la conduccin ocurre nicamente a travs del canal. Por
tanto las uniones PN o NP del dispositivo se polarizan inversamente.
Mientras no exista polarizacin en el dispositivo no hay conduccin en el mismo.
3.1. Polarizacin para un FET Canal N
Nota: La polarizacin para un FET canal P es similar, simplemente se invierte la
polaridad de las fuentes de polarizacin y por supuesto el sentido de las corrientes.
Para polarizar inversamente las uniones PN, las regiones P deben estar a un potencial
menor que las regiones N. (Figura 4)

VGS

ID
P
G

VDS

Figura 4
VDS Fuente de polarizacin para el canal N. Drenador positivo con respecto a
Surtidor. Se establece una corriente de Drenador a Surtidor ID.
VGS Fuente de polarizacin para regiones P. Compuerta negativa con respecto a
Surtidor. No hay corriente a travs de las uniones, por tanto IG=0.
El hecho de que IG=0 indica que el FET presenta una alta impedancia de entrada as
como tambin la igualdad entre las corrientes de Drenador y Surtidor, ID=IS.

Electrnica

El Transistor FET

3/11

La polarizacin inversa provoca un aumento en la barrera de potencial, aumentando as

la resistencia del canal. La barrera de potencial es mas ancha hacia el Drenador, ya que
hacia este terminal se tiene la mayor polarizacin inversa.
El grosor de la barrera de potencial controla la corriente ID y este grosor depende de la
polarizacin dada por VGS y VDS, es decir, VGS y VDS controlan a ID. Es por esta razn
que se define al FET como un dispositivo controlado por voltaje, porque un voltaje de
entrada VGS controla la seal de salida ID.
4. Curvas Caractersticas del FET
Las curvas del FET que caracterizan al dispositivo son:
Curvas de Salida, iD vs. vDS
Curva de Transferencia, iD vs. VGS
No hay curva de entrada como en el caso del BJT, puesto que aqu la corriente de
entrada IG=0.
4.1. Curvas de Salida
Estas curvas son parecidas a las curvas de salida del BJT. En el FET se tendr una
curva de salida para cada valor de VGS. (Figura 5)
iD(mA)

vGS = 0
vGS = -1

IDSS

PD

vGSO
vDSO

vPO

vDS(V)

Figura 5
En las curvas de salida se pueden observar las diferentes zonas o regiones de
operacin del FET.
Zona Resistiva o Lineal (Zona Ohmica)
Es la zona cercana al eje iD, delimitada en cuanto a voltaje por: 0<vDS<VPO.

Electrnica

El Transistor FET

4/11

VPO Valor de tensin vDS para el cual iD comienza a estabilizarse con VGS=0.
vP=VPO+vGS
vP Tensin de umbral para cada curva de salida o para cada valor de vGS constante.
La variacin de iD en esta zona es lineal y el dispositivo se comporta como una
resistencia controlada por voltaje. A medida que vDS aumenta de cero hasta vP, la
corriente iD aumenta linealmente a pesar del aumento de la resistencia del canal, debido
a que el aumento de vDS contrarresta el aumento de la resistencia.
Zona Saturada o Zona de Corrientes Constantes
Cuando vDS aumenta por encima de vP, la corriente iD aumenta mas lentamente debido
al estrangulamiento del canal ocasionado por la unin de las dos barreras de potencial
correspondiente a cada unin PN o NP. Sin embargo, el aumento de vDS mantiene la
corriente iD en un valor constante.
La zona en la cual iD es constante se conoce como zona de saturacin y la zona til
para el uso del dispositivo como amplificador de seales.
La zona de saturacin est limitada en cuanto a voltaje por: vP<vDS<vDSO, donde vDSO es
el mximo voltaje entre Drenador y Surtidor indicado por el fabricante.
Zona de Ruptura
Es la zona para la cual iD aumenta drsticamente para pequeos aumentos de tensin
vDS por encima de vDSO , es decir, vDS>vDSO.
Zona de Corte
Es la zona para la cual iD=0 sea cual sea el valor de vDS y se debe a que vGS se hace
tan negativo que el canal se obstruye totalmente por la unin de las dos barreras de
potencial.
El valor de vGS para el cual iD=0 es suministrado por el fabricante del transistor como:
vGSO Mximo voltaje entre Compuerta y Surtidor.
La relacin vGSO=VPO indica que para iD=0 se debe tener vGSO= -VPO en magnitud.
Zona Limitada por Potencia Disipada
Al igual que en el BJT, sobre las curvas de salida del FET tambin se indica la limitacin
de la zona lineal del FET, a travs de curvas de potencia tipo hiprbola, dadas por la
relacin: PD=vDS*iD, hacia el lado superior derecho de las curvas.

Electrnica

El Transistor FET

5/11

4.2. Curva de Transferencia

La curva de transferencia (Figura 6) se obtiene a partir de las variaciones de ID con
respecto a VGS, en la zona de saturacin. Esta variacin de ID con respecto a VGS para
un VDS constante no es lineal y se expresa matemticamente como:

V
I D = I DSS 1 GS
VPO

VDS = ctte

Esta expresin se conoce como Ecuacin de Transferencia y permite obtener ID en la

zona de saturacin para cualquier valor de VGS, conociendo previamente IDSS y VPO los
cuales son generalmente dados por el fabricante.
iD(mA)
IDSS

VGS(V)

-VPO

Figura 6
5. Circuitos de Polarizacin
El circuito de polarizacin se utiliza para ubicar al FET dentro de la zona de saturacin
de la curva de salida. Para lograr esta ubicacin es necesario polarizar las uniones PN
inversamente y as tambin lograr IG=0, manteniendo elevada la impedancia de entrada
del FET.
Un circuito de polarizacin es un circuito de c.c. formado por: fuentes de c.c.,
resistencias y el transistor.
5.1. Tipos de Circuitos de Polarizacin
Entre los circuitos de polarizacin para el FET se tienen:
Circuito de Polarizacin Fija
Circuito de Polarizacin por Divisor de Voltaje
Circuito de Autopolarizacin
El anlisis de estos circuitos involucra dos pasos bsicos:
1. Identificacin de la entrada y la salida del circuito.

Electrnica

El Transistor FET

6/11

2. Obtencin de las ecuaciones tanto para la entrada como para la salida del circuito.
Al igual que para el BJT, existen tres configuraciones del FET para su uso como
amplificador, las cuales por analoga con el BJT se muestran en la tabla 1:
Tabla 1. Analoga en las configuraciones del FET y BJT
FET
Surtidor Comn
Drenador Comn
Compuerta Comn

BJT
Emisor Comn
Colector Comn
Base Comn

En base a un FET canal N en configuracin Surtidor Comn, se analizan aqu los

circuitos de polarizacin, aunque cada configuracin tiene su propio circuito de
polarizacin.
5.1.1. Circuito de Polarizacin Fija
El circuito bsico de polarizacin fija se muestra en la figura 7:
+VDD
RD

RD
IG
IG

RG

VDS

VDD

VGS

RG
VGG

ID
ID

VGG
(b)

(a)

Figura 7
Circuito de Entrada (Malla I):
VGG + RG I G + VGS = 0

IG = 0

RG I G = 0

RG equivale a una resistencia en corto, as: VGG + VGS = 0 , de donde se obtiene la

ecuacin de entrada:
VGS = VGG
El equivalente del circuito de entrada se muestra en la figura 8.
Debido a que VGG es una fuente de c.c. de valor fijo, VGG fija al voltaje VGS y es por esta
razn que a este circuito de polarizacin se le identifica como circuito de polarizacin
fija.

Electrnica

El Transistor FET

7/11
RD

VDS
VGS

IDSS
VPO

ID
VDD

VGG

Figura 8
Circuito de Salida (Malla II):
Recorriendo la malla II se obtiene: V DD + R D I D + VDS = 0 , de donde la ecuacin de
salida es:
VDD = V DS + RD I D
El valor de ID en el punto de reposo (IDQ) se puede determinar grficamente a partir de
la curva de transferencia o a travs de la Ecuacin de Transferencia.
Grficamente:
Se grafica la ecuacin de entrada sobre la curva de transferencia y la interseccin
corresponde al valor de IDQ. La figura 9 ilustra este caso.
iD(mA)
IDSS
Ec. de
Entrada
Curva de
Transferencia
VGS(V)

-VPO

IDQ

-VGG

Figura 9
La curva de transferencia puede hacerse para diferentes valores de VGS sobre la
ecuacin de transferencia, es decir esta se puede graficar con apenas tres puntos:
1. Corte con el eje iD IDSS
2. Corte con el eje VGS VPO
3. Si VGS = VPO / 2 I D = I DSS / 4

Electrnica

El Transistor FET

8/11

Matemticamente:
Se sustituye el valor de VGS = VGG sobre la ecuacin de transferencia y se obtiene
directamente el valor de IDQ.
Otras relaciones tiles en el anlisis de estos circuitos de polarizacin son:
VDS = VD VS

VGS = VG VS

Como VS=0 y asi: VD = VDS y VG = VGS .

5.1.2. Circuito de Polarizacin por Divisor de Voltaje
El circuito bsico para este tipo de polarizacin se observa en la figura 10.
+VDD

R2

RD

IR2
VDD
R1

VG

R2

RD

IG=0

VDS
VGS

R1
I

IR1

ID
II

VDD

RS

RS

Figura 10
Como IG=0 entonces IR1=IR2, y del circuito final en la figura 10 se tiene:

I R1 = I R 2 =

VDD
R1 + R2

VG =

R1VDD
R1 + R2

Esto permite redibujar el esquema del circuito de la figura 10 y el resultado se muestra

en la figura 11.
RD

ID

IG

VDS
VGS

VG
I

II
RS

Figura 11

Electrnica

VDD

El Transistor FET

9/11

Circuito de Entrada (Malla I):

VG + VGS + RS I S = 0
como:

como I S = I D , la ecuacin del circuito de entrada se escribe

VG = VGS + RS I D

Circuito de Salida (Malla II):

V DD + R D I D + VDS + RS I S = 0 como I S = I D , la ecuacin del circuito de salida se escribe

como:
VDD = VDS + I D ( RD + RS )
Para obtener el valor de IDQ, se grafica la ecuacin de entrada sobre la curva de
transferencia y la interseccin de la ecuacin de entrada con la curva corresponde al
par (VGSQ,IDQ). La figura 12 refiere este caso.
iD(mA)
IDSS

Ec. de
Entrada

Curva de
Transferencia

IDQ
VG/RS

VGS(V)
-VGSQ

-VPO

VG

Figura 12
El aumento de RS disminuye ID hacindola menos estable y hace que VGS sea mas
negativo.
5.1.3. Circuito de Autopolarizacin
Este circuito elimina las fuentes para el circuito de entrada y el voltaje de control VGS es
determinado por la resistencia RS. La figura 13 muestra el circuito bsico.
+VDD
RD

RD
IG
IG

VDS

D
S

ID

RG
RG

(b)

(a)

Figura 13

Electrnica

RS
I

RS

ID
VDD

VGS

El Transistor FET

10/11

Como IG=0, RG acta como cortocircuito con lo que el circuito de autopolarizacin se

muestra ahora como el esquema de la figura 14.
RD
IG = 0

VDS

ID
VDD

VGS

ID
RS

Figura 14
Circuito de Entrada (Malla I):
VGS + RS I S = 0 , como I S = I D , la ecuacin del circuito de entrada o ecuacin de
autopolarizacin se escribe como:
VGS = RS I D
VGS es funcin de ID por lo cual VGS no es fijo.
Circuito de Salida (Malla II):

V DD + R D I D + VDS + RS I S = 0
escribe como:

como I S = I D , la ecuacin del circuito de salida se

VDD = VDS + I D ( RD + RS )

Para obtener IDQ se sustituye el valor de VGS dado por la ecuacin de entrada sobre la
ecuacin de transferencia y se soluciona el sistema para hallar el punto Q.
Grficamente, se hace la interseccin de la recta de autopolarizacin sobre la curva de
transferencia y la interseccin corresponde al par (VGSQ,IDQ). Ver figura 15.
Para graficar la recta de autopolarizacin VGS = RS I D se obtienen los cortes con los
ejes:
Si VGS=0 ID=0
Punto1(0,0)
Si ID=0 VGS=0
El segundo punto se obtiene para I D = I DSS 2 sustituyndolo en la ecuacin de recta
de autopolarizacin VGS = RS I DSS / 2 , con lo que el punto resultante es:
Punto2 ( RS I DSS / 2, I DSS / 2) . (IDSS es un valor suministrado en la hoja de datos del
FET).

Electrnica

El Transistor FET

11/11
iD(mA)
Ec. de
Entrada

Curva de
Transferencia

IDSS

IDSS/2
IDQ

VGS(V)
-VPO -RSIDSS/2 -VGSQ

Figura 15
Con IDQ sobre la ecuacin de salida o ecuacin de recta de carga d.c. se obtiene el
valor de VDSQ.

Electrnica