LGICA CON DIODOS

Los primeros circuitos Lgicos se construyeron usando Diodos, pero no

eran integrados. El funcionamiento era el siguiente:


Si V
i
= V(0) D ON
Entonces V
o
= V

+ V(0)

Si V
i
= V(1) D OFF
Entonces V
o
= V
CC
R
2
/ (R
1
+ R
2
)



Con ms entradas:

Si V
1
= V
2
= V
3
= V(1) D OFF
Entonces V
o
= V
CC
R
2
/ (R
1
+ R
2
)

Si alguna entrada es V(0) D ON
Entonces V
o
= V

+ V(0) 0 Lgico

Estamos ante una operacin AND


Si damos la vuelta a los diodos la funcin que se realiza es una OR.

Si V
i
= V(0) D OFF y V
o
= 0

Si V
i
= V(1) D ON y V
o
= V(1) - V

Si V
1
= V
2
= V
3
= V(0) D OFF
Entonces V
o
= 0

Si alguna entrada es V(1) D ON
Entonces V
o
= V(1) - V

1 Lgico


Es una lgica NO inversora, incapaz de implementar todas las funciones.
V
CC

R
1

R
2

V
i
V
o

- V
D
+
V
CC

R
1

R
2

V
1

V
o

V
2

V
3

R
V
i
V
o

+ V
D
-
R
V
1

V
o

V
2

V
3

LGICA RTL

INVERSOR BIPOLAR:













Si: R
C
= 1K, R
B
= 10K,
F
= 70, V
CC
= 5V;
Entonces: V
OH
= 5V; V
OL
= 0.2V; V
IH
=1.5V; V
IL
= 0.7V, y los mrgenes de
ruido NMH = 3.5V y NML = 0.5V.

Para poder realizar funciones lgicas se necesita un conjunto completo, y
con esta estructura podemos construir puertas NOR.













Funcionamiento:

V
1
= 0 y V
2
= 0 T
1
OFF y T
2
OFF V
o
V
CC

V
1
= V
CC
y V
2
= 0 T
1
SAT y T
2
OFF V
o
= V
CE(SAT)
0.2V
V
1
= V
CC
y V
2
= V
CC
T
1
SAT y T
2
SAT V
o
= V
CE(SAT)
0.2V

Esta primera familia integrada cay en desuso por lentos.
V
i
V
o

V
CC

R
C

R
B

V
i

V
o

Caracterstica de Transferencia
V
o

V
i

V
OH

V
OL

V
IL
V
IH

OFF
ZAD
SAT
V
CC

R
C

R
B

V
1

V
o

R
B

V
2

Caractersticas RTL:
(Valores tpicos de Cat.)
V
CC
= 3.6 V;
Fan-out: 3;
T
p
= 12ns;
V
OH
= 1.03V; V
OL
= 0.2V;
V
IH
=0.8V; V
IL
= 0.65V;
P
m
= 12mW
LGICA DTL

Ideada en 1962, ya en desuso. Se trata de un circuito AND de diodos y
resistencias con un inversor a la salida.











Caso prctico: R
1
= 2K, R
2
= 5K, R
3
= 4K, V
CC
= 4V, V
BB
= -2V;
Se comprueba que:
V
i
= V(0) D1 ON y T OFF V
o
V
CC

V
i
= V(1) D1 OFF y T SAT V
o
= V
CE(SAT)
0.2V

En 1964 aparece una modificacin:

Aqu T funciona entre
ZAD y OFF y T entre
SAT y OFF

















V
CC

R
1

D
2

V
i

V
o

- V
D
+
V
CC

R
2

R
3

V
BB

D
3

D
1

A
B
2K
D
2

V
i

V
o

V
CC
=5V
5K
6K
D
1

1.75K
T
1

T
2

V
CC
=5V
NAND DTL
Caractersticas DTL: (Valores tpicos de Cat.)
V
CC
= 5 V;
Fan-out: 8;
T
p
= 65ns;
V
OH
= 2.6V; V
OL
= 0.2V; V
IH
=2V; V
IL
= 0.4V;
P
m
= 15mW
LGICA TTL

Entre 1966 y 1985 la ms usada. Aparece para corregir problemas de
retraso en las operaciones de las DTL:

Retraso de propagacin en el cambio 0-1 a la salida.
En dicha transicin T
2
debe pasar de saturacin a corte, para ello se
descarga la base a travs de la resistencia de 5K.
El tiempo de subida es mayor que el tiempo de bajada:
T
LH
(grande) > T
HL


T
LH
(transicin de subida) (Transicin de bajada) T
HL













La Lgica TTL corrige el problema con dos etapas,

Circuito de Entrada Circuito de salida













En la entrada ponemos un transistor que har la transicin ms rpida y en
la salida se colocan dos transistores para que en ambas transiciones de
salida conduzca un transistor.
V
o

6K
T
2

C
L

I
V
o

6K
T
2

C
L

I
V
i

T
1

V
o

C
L

I
I
TTL BSICA


Si V
i
= V(0)
T
1
ZAD o SAT
T
2
CORTE
V
o
V
CC
= V(1)

Si V
i
= V(1)
T
1
ZAI (ATENCIN!)
T
2
SAT
V
o
V
CE(SAT)
= V(0)


TTL STANDARD (NAND)

Se introduce una etapa de salida denominada TOTEM-POLE.

















La etapa Ttem-pole hace que en la salida se den estas situaciones:

V
o
= V(0) T
3
SAT y T
4
OFF
V
o
= V(1) T
3
OFF y T
4
ZAD

Con el diodo se asegura que T
4
est en corte en la situacin del cero lgico
de salida

V
i

T
1

NAND TTL
T
2

R
1
R
2

V
o

V
1

T
1

T
2

R
1

R
3

V
o
V
2

R
2

R
4

T
3

T
4

4K
1.6K 130
1K
Caractersticas TTL (54/74):
(Valores tpicos de Cat.)
V
CC
= 5 V;
Fan-out: 10;
T
p
= 10ns;
V
OH
= 3.5V; V
OL
= 0.2V;
V
IH
=1.5V; V
IL
= 0.5V;
P
m
= 10mW
CARACTERSTICA DE TRANSFERENCIA TTL











T1
SAT ZAD SAT ZAI
T2
OFF ZAD ZAD SAT
T3
OFF OFF ZAD SAT
T4
ZAD ZAD ZAD OFF

PUERTAS EN TECNOLIGA TTL




PUERTA AND

PUERTA NOR


















V
o

V
i

V
OH

V
OL

V
IL
V
IH

A
B
F=AB
A
B
F=A+B
ETAPAS DE SALIDA TTL

Frente a capacidad de interconexin de distintas salidas en las familias RTL
y DTL, la TTL presenta un gran inconveniente.

La etapa de salida de una RTL o una DTL
consiste bsicamente en un transistor y
una R, esto permite conectar la salida de
dos puertas sin degradacin de estados:

Con salida 00 T
1
SAT y T
2
SAT
V
o
= V(0)

Con salida 01 (10) T
1
SAT y T
2
OFF
V
o
= V(0)

Con salida 11 T
1
OFF y T
2
OFF
V
o
= V(1)

La operacin lgica que realiza es una AND.
A esto se le denomina cableado lgico y
ahorra un considerable nmero de puertas.
En la standard TTL no es posible hacerlo, se
proponen dos soluciones:

COLECTOR ABIERTO:
Se prescinde del Totem-pole, perdiendo sus ventajas. Hay que usar una
resistencia entre VCC y la unin de los Colectores.

PUERTA TRI-ESTADO:
Para aprovechar las
ventajas de la etapa Totem-
pole, se introduce una seal
de control de manera que
inhiba el funcionamiento
de la puerta:

Si E=V(1) no funciona.
Si E=V(0) toda la corriente
fluye por el nuevo diodo y
corta los transistores de
Salida.

V
o

6K
T
1

6K
T
2

V
1

T
1

T
2

R
1

R
3

V
o
V
2

R
2

R
4

T
3

T
4

1K
E
LGICA ECL

Son los circuitos Lgicos Bipolares ms rpidos debido a:
Los transistores no se saturan
Existe poca diferencia entre los niveles lgicos de tensin

ESTRUCTURA BSICA DE UNA PUERTA ECL














Operacin lgica:

Si alguna entrada i est a nivel alto:
V
i
> V
R
T
i
ON y T
2
OFF V
o1
= V(0) y V
o2
= V(1).
Si todas las entradas estn a nivel bajo:
V
i
< V
R
T
i
OFF y T
2
ON V
o1
= V(1) y V
o2
= V(0).

En la salida V
o1
se realiza la operacin NOR y en la V
o2
la operacin OR.

La operacin lgica se fundamenta en la conmutacin de intensidad entre
ambos lados del par diferencial.











V
1

T
1
T
2

R
C1

V
o2

V
N

I
EE

R
C2

V
o1

V
R

-V
EE

V
CC

I
E1

I
E2

I
EE
/2
I
EE

-4V
T
V
i
-V
R
4V
T

0
I
E1
I
E2


Par Diferencial
(Conmutador de
Corriente)
FORMACIN DE UNA PUERTA BSICA
En la estructura general se precisan 3 fuentes de Suministro de energa
(V
CC
, V
EE
y V
R
).
Lo interesante es tener una sola V
EE
(-5.2V).
1. En lugar de conectar a V
CC
conectamos a Tierra.
2. Sustiruyendo V
R
por un circuito que proporcione ese valor a partir
de V
EE
.












As mismo la fuente de intensidad I
EE
puede construirse de la forma ms
simple con una resistencia. (se pueden usar soluciones mejores).
















Para terminar, a la estructura bsica se
le aade un circuito desplazador de
nivel, para asegurar el funcionamiento
de los transistores en el par diferencial.


V
i

T
1
T
2

R
1

V
02

R
2

V
01

V
R

-V
EE

GND
220
245
R
3

779
R
4

50K
V
E

T
6

-V
EE

R
50
V
02

V
02

T
4

D
1

R
7

-V
EE

907K
R
8

4.98K
R
6

6.1K
D
2

V
R

PUERTA BSICA OR-NOR ECL (10K)

























Para resolver los problemas de la ECL (10K) aparece una serie ECL ms
rpida, con aproximadamente los mismos valores lgicos, pero con un
mayor consumo de potencia.








Para conectar dispositivos basados en ECL con dispositivos basados en
TTL se usan Circuitos Transductores (convierten un valor elctrico en
otro).



Caractersticas ECL (10K):
(Valores tpicos de Cat.)
V
EE
= -5.2 V;
Fan-out: 10;
T
p
= 2ns;
V
OH
= -0.9V; V
OL
= -1.74V;
V
IH
=-1.22V; V
IL
= -1.42V;
P
m
= 24mW
Problemas de ECL (10K):
Variacin con la Temperatura
V
R
1.1 mV/C
V
O
(0) 0.6 mV/C
V
O
(1) 1.5 mV/C
Serie ECL (100K):
Valores tpicos
V
EE
= -4.5 V;
T
p
= 0.75 ns;
P
m
= 40 mW;
Serie ECL (100K):
Variacin con la Temperatura
V
R
0.1 mV/C
V
O
(0) 0.1 mV/C
V
O
(1) 0.1 mV/C
V
i

V
o

Transductor
ECL-TTL
V
A

T
1
T
2

R
1
R
2

-V
EE

GND
R
3
R
4

T
6

R
6

T
4

D
1

R
7

R
8

D
2

V
R

OR
NOR
V
B

R
5

T
5

T
3

OTRAS LGICAS BIPOLARES

LGICA HTL (LGICA DE UMBRAL ELEVADO)

Est basada en DTL. Tiene un margen de ruido muy alto. til en ambientes
con mucha interferencia electromagntica.












D
2
es un zener de 6.9 V.


LGICA I
2
L (LGICA DE INYECCIN INTEGRADA)

Es la opcin bipolar para el caso de gran escala de integracin (LSI-VLSI).
Fue desarrollada por Philips e IBM en los aos 70 y desplazada por el uso
de tecnologas CMOS. Ahora se est usando en BiCMOS.

CIRCUITO I
2
L BSICO


















12K
D
2

A
V
o

V
CC
=15V
5K
D
i

3K
T
1

T
2

V
CC
=15V
B
C
1

V
i

V
CC

C
2

C
3

C
1

V
i

V
CC

C
2

C
3