UNIVERSIDAD PARTICULAR CATÓLICA DE SANTA MARÍA DE AREQUIPA

ESCUELA PROFESIONAL DE INGENIERÍA MECANICA, MECANICA ELECTRICA

Y MECATRONICA
CÓDIGO: 4E07033 GUÍA DE LABORATORIO NRO 01
ASIGNATURA: CIRCUITOS DIGITALES
PRIMERA FASE: LOGICA COMBINACIONAL
Docente(s):
PARÁMETROS DE LAS PUERTAS LOGICAS Ing. Sergio Mestas Ramos.

Fecha: 2022.03.19.

I. OBJETIVO:
 Analizar las características electrónicas de las compuertas lógicas TTL y CMOS

II. MARCO TEORICO:

FAMILIA TTL (LÓGICA DE TRANSISTOR - TRANSISTOR)
- Esta fue la primera familia de éxito comercial, se utilizó entre 1965 y 1985. Los circuitos
TTL utilizan transistores bipolares y algunas resistencias de polarización. La tensión
nominal de alimentación de los circuitos TTL son 5 V DC.
o Niveles Lógicos TTL
o En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicos
diferentes: VIL, VIH, VOL y VOH.
- En los circuitos TTL, VIL es la tensión de entrada válida para el rango 0 a 0.8 V que
representa un nivel lógico 0 (BAJO). El rango de tensión VIH representa la tensiones
válidas de un 1 lógico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un
funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de
tensiones de salida VOL, VOH se muestra en la figura 1.

o
Fig.1 Rango de Tensiones de Entrada y Salida

- Configuraciones de Salida en las Compuertas TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:
 Salida de Colector Abierto.
 Salida de Poste Totémico.
 Salida de Tres Estados.
Compuerta con Salida de Colector Abierto
 La compuerta básica TTL fue una modificación DTL. La figura de la compuerta
citada se muestra en la figura 2.
 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

Fig. 2 Compuerta NAND TTL de colector abierto

- La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto,
cuando el transistor Q3 está en corte.
- Si cualquiera de los niveles lógicos de entrada es cero, la juntura base-emisor en Q1
se polariza directamente. Por consiguiente, la tensión en la base Q1 es igual a:
- 0.2 V(Tensión de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
- El transistor Q3 comienza a conducir cuando la suma de las caídas de tensión de
VbcQ1, VbeQ2 y VbeQ3 sean superiores a 1.8 V. Como la tensión en VbQ1 es 0.9.V, el
transistor Q3 queda en estado de corte. Por lo tanto, sí se conecta una resistencia al
colector, la tensión de salida será un 1 lógico.
- Si todos los niveles lógicos de entrada son 1, los transistores Q2 y Q3 se saturan
debido a que la tensión en la base de Q1 es superior a la suma de las caídas de
tensión VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual a cero lógico
(0).
Compuerta con Salida de Tipo Totémico (Totem Pole)
- Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta
impedancia se compone de una resistencia más una capacitancia. La capacitancia se
carga exponencialmente de bajo a alto según la constante de tiempo RC, cuando el
transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector
abierto y una de tipo totémico radica en el transistor Q4 y el diodo D1.

Fig. 3 Compuerta TTL de salida tipo totémico

- La salida es baja cuando Q2 y Q3 se encuentran en saturación como en la compuerta

de colector abierto. La ecuación siguiente expresa el valor de la tensión en el colector
de Q2:
- 0.7(VbeQ3) + 0.2 V(VceQ2) = VcQ2 = 0.9 V

Ing. Sergio Mestas Arequipa

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

- Como F = VceQ3 = 0.2 V, el transistor Q4 está en corte por:

- 0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V(VcQ2 ó VbQ4)
- Ya que VcQ2 = VbQ4 . Por lo tanto Q4 está en corte. El diodo se coloca para provocar
una caída en el lazo y asegurar el corte de Q4 con Q3 saturado.
- En una transición de estado lógico 1 en la salida por causa de cambio en la entrada a
0, los transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante
de tiempo baja debido a que el voltaje en el condensador no puede cambiar
instantáneamente.
En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base
a través de la resistencia de 1.6 KW. El transistor Q4 se satura momentáneamente por
la corriente exigida por el condensador, incrementándose el voltaje de acuerdo a una
constante de tiempo RC. El proceso anterior es rápido por la baja resistencia equivalente
entre 130 KW, la resistencia de saturación del transistor y la resistencia del diodo. Por
consiguiente, la transición de un valor lógico bajo a uno alto es más rápida. En la medida
de acumulación de carga a la salida, el voltaje de salida la corriente por el transistor
Q4 disminuye, por lo que éste pasa a la región activa. Entonces, el voltaje de salida
es:
F = 5 - 0.6 V(VbeQ4) - 0.6 V(VD1) = 3.6 V

FAMILIA CMOS.
- Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de
alimentación sea de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD
para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un
voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales.
- VOLTAJE DE ALIMENTACIÓN: Las series 4000 y 74C funcionan con valores de VDD, que
van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series
74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
- Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida
pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es
el resultado directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae
muy poca corriente de la salida a la que está conectada.

VOL (max) 0v
VOH (min) VDD
VIL (max) 30% VDD
VIH (min) 70% VDD

- Los requerimientos de voltaje en la entrada para dos estados lógicos se expresa como un
porcentaje del voltaje de alimentación, tal y como se expresa en la tabla adjunta.
o De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de
entrada menor que VIL(máx) = 1.5 V como BAJO, y cualquier voltaje de entrada
mayor que VIH (mín) = 3.5 V como ALTO.

- NIVELES DE VOLTAJE.
- Se denomina ruido a "cualquier perturbación involuntaria que puede originar un cambio no
deseado en la salida del circuito." El ruido puede generarse externamente por la presencia
de escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión
cercanas o por picos de la corriente de alimentación. Los circuitos lógicos deben tener
cierta inmunidad al ruido la cual es definida como "la capacidad para tolerar fluctuaciones
en la tensión no deseadas en sus entradas sin que cambie el estado de salida". Los
fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos de
tensión conocido como MARGEN DE RUIDO.
- En la Figura 4, tenemos los valores críticos de las tensiones de entrada y salida de una
puerta lógica y los márgenes de ruido a nivel alto y bajo.

Ing. Sergio Mestas Arequipa

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

Fig.4 Valores Críticos de E/S

III. INFORME PREVIO:

a) Muestre en una tabla las diferencia entre las tecnologías TTL y CMOS.
b) Analizar y señalar las características eléctricas y electrónicas de las puertas lógicas tanto
de las entradas como de las salidas.
c) Obtener del datasheet la distribución de patillas de cada integrado.
d) Explicar las diferencias tipos de familias TTL: LS, F, H, L, C
e) Hacer lo anterior para la tecnología CMOS

IV. MATERIALES Y EQUIPOS

 Fuentes de Alimentación.
 Osciloscopio.
 Multímetro.
 Protoboard, cables de conexión.
 01 Potenciómetros de 50Kohm
 08 Leds
 04 Resistencias de 1K.
 04 Resistencias de 330.
 02 Resistencias de 10k.
 02 Dip switch de 4 posiciones.
 CI. TTL: 74LS00, 74LS02, 74LS04, 74LS08, 74LS32, 74LS14.
 CI CMOS: 4001,4011

V. PROCEDIMIENTO
Preparando el circuito integrado
1. Coloque correctamente el circuito integrado sobre el protoboard.
2. Verifique que el circuito este correctamente alimentado.
3. Con un multímetro mide el voltaje en las patillas correspondientes.
4. En el caso del integrado que se muestra a continuación Vcc (patilla 14) y GND (patilla 7).

Ing. Sergio Mestas Arequipa

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

Medición de Umbral de Voltaje de Entrada

5. Implementar los circuitos de la figura 1 y siga los pasos indicados:
6. Conecte el multímetro en función voltímetro a la entrada como a la salida de la puerta lógica.

Figura 1

7. Subir la tensión en la entrada desde 0V, y cuando el LED cambie de estado, anotar en la
casilla (¿VIHmin o VILmax?).
8. Ahora bajar la tensión en la entrada desde 5V, y cuando el LED cambie de estado, anotar
en la casilla (¿VIHmin o VILmax?).
9. Busque estos valores en el Datasheet del C.I. en el manual o en Internet, y complete la
tabla.

C. Integrado:
Valores Medido Teórico
VILmax
VIHmin
VOLmax
VOHmin

10. Repita los pasos para los otros circuitos integrados (2 de la familia TTL y 2 de la familia
CMOS)y anote en tablas distintas.

Ing. Sergio Mestas Arequipa

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

Medición de IIL, IIH, VOH, VOL, IOH y IOL.

11. Arme el circuito la figura 2.
12. Conecte un circuito de una o dos entradas y mantenga el punto [C] en la parte superior y
mida y anote en una tabla los valores respectivos.
13. Cambie el punto [C] a la parte inferior y mida y anote en una tabla los valores respectivos.

14. Repita los pasos anteriores para otro circuito integrado

Tiempo de Propagación.
15. Armar el siguiente circuito:

16. Comparar con el osciloscopio las dos señales y calcular el tiempo de propagación, buscar
en el Datasheet ese valor anotar en la tabla para cada compuerta utilizada:
Medido Teórico
Tp

17. Repita los pasos anteriores para el siguiente circuito.

Ing. Sergio Mestas Arequipa

 Laboratorio de Circuitos Digitales - EPIMMEYM Séptimo Semestre UCSM 2022

VI. CUESTIONARIO FINAL:

1) Fundamentar como se forman los materiales para compuertas lógicas TTL y CMOS
2) Por qué no coinciden los valores medidos y el datasheet?
3) Cuáles son las características que determinan la máxima condición de operación, máxima
velocidad y menor consumo de una familia de compuertas de CI
4) Que se entiende por corriente de source y corriente de sink.
5) Indicar en que aplicaciones prácticas en donde se usan las compuertas TTL y CMOS

VII. CONCLUSIONES Y OBSERVACIONES

Emita al menos cinco sus conclusiones y observaciones de la experiencia

VIII. BIBLIOGRAFIA:

Ing. Sergio Mestas Arequipa