Transistores MOSFET

Los transistores MOSFET o Metal-Oxido-Semiconductor (MOS) son dispositivos de efecto de campo

que utilizan un campo elctrico para crear una canal de conduccin.

Son dispositivos ms importantes que los JFET ya que la mayor parte de los circuitos integrados
digitales se construyen con la tecnologa MOS.

Existen dos tipos de transistores MOS: MOSFET de canal N o NMOS y MOSFET de canal P o PMOS. A
su vez, estos transistores pueden ser de acumulacin (enhancement) o deplexion (deplexion); en la
actualidad los segundos estn prcticamente en desuso y aqu nicamente sern descritos los MOS de
acumulacin tambin conocidos como de enriquecimiento.

La figura 1.14 indica los diferentes smbolos utilizados para describir los transistores MOS.

Smbolos de circuito
Existen distintos smbolos que se utilizan para representar el transistor MOSFET. El
diseo bsico consiste en una lnea recta para dibujar el canal, con lneas que salen del
canal en ngulo recto y luego hacia afuera del dibujo de forma paralela al canal, para
dibujar el surtidor y el drenador. En algunos casos, se utiliza una lnea segmentada en
tres partes para el canal del MOSFET de enriquecimiento, y una lnea slida para el
canal del MOSFET de empobrecimiento. Otra lnea es dibujada en forma paralela al
canal para destacar la compuerta.

La conexin del sustrato, en los casos donde se muestra, se coloca en la parte central del
canal con una flecha que indica si el transistor es PMOS o NMOS. La flecha siempre
apunta en la direccin P hacia N, de forma que un NMOS (Canal N en una tina P o
sustrato P) tiene la flecha apuntando hacia adentro (desde el sustrato hacia el canal). Si
el sustrato est conectado internamente al surtidor (como generalmente ocurre en
dispositivos discretos) se conecta con una lnea en el dibujo entre el sustrato y el
surtidor. Si el sustrato no se muestra en el dibujo (como generalmente ocurre en el caso
de los diseos de circuitos integrados, debido a que se utiliza un sustrato comn) se
utiliza un smbolo de inversin para identificar los transistores PMOS, y de forma
alternativa se puede utilizar una flecha en el surtidor de forma similar a como se usa en
los transistores bipolares (la flecha hacia afuera para un NMOS y hacia adentro para un
PMOS).

En esta figura se tiene una comparacin entre los smbolos de los MOSFET de
enriquecimiento y de empobrecimiento, junto con los smbolos para los JFET
(dibujados con el surtidor y el drenador ordenados de modo que las tensiones ms
elevadas aparecen en la parte superior de la pgina).

Canal P

Canal
N

MOSFET MOSFET
JFET MOSFET Enriq. (sin sustrato)
Enriq. Empob.

En la figura 1.15 se describe la estructura fsica de un MOSFET de canal N con sus cuatro terminales:
puerta, drenador fuente y substrato; normalmente el sustrato se encuentra conectado a la fuente.

La puerta, cuya dimensin es WL, est separado del substrato por un dielctrico (Si02) formando una
estructura similar a las placas de un condensador.

Al aplicar una tensin positiva en la puerta se induce cargas negativas (capa de inversin) en la
superficie del substrato y se crea un camino de conduccin entre los terminales drenador y fuente.

La tensin mnima para crear ese capa de inversin se denomina tensin umbral o tensin de
threshold (VT) y es un parmetro caracterstico del transistor. Si la VGS<VT, la corriente de drenador-
fuente es nula; valores tpicos de esta tensin son de de 0.5 V a 3 V.

Dificultades en la reduccin de tamao del MOSFET

Histricamente, las dificultades de reducir el tamao del MOSFET se han asociado con
el proceso de fabricacin de los dispositivos semiconductores, la necesidad de utilizar
tensiones cada vez ms bajas, y con bajo desempeo elctrico, requiriendo el rediseo
de los circuitos y la innovacin (los MOSFETs pequeos presentan mayor corriente de
fuga, e impedancia de salida ms baja). Producir MOSFETs con longitudes de canal
mucho ms pequeas que un micrmetro es todo un reto, y las dificultades de la
fabricacin de semiconductores son siempre un factor que limita el avance de la
tecnologa de circuitos integrados. En los aos recientes, el tamao reducido del
MOSFET, ms all de las decenas de nanmetros, ha creado diversos problemas
operacionales.

Algunos de los factores que limitan el escalamiento del MOSFET son las siguientes:

Aumento de la corriente de subumbral

Aumento en las fugas compuerta-xido
Aumento en las fugas de las uniones surtidor-sustrato y drenador-sustrato
Reduccin de la resistencia de salida
Reduccin de la transconductancia
Capacitancia de interconexin
Produccin y disipacin de calor
Variaciones en el proceso de fabricacin
Retos en el modelado matemtico

JFET

Esquema interno del transistor JFET canal P.

El JFET (Junction Field-Effect Transistor, en espaol transistor de efecto de campo de

juntura o unin) es un dispositivo electrnico, esto es, un circuito que, segn unos
valores elctricos de entrada, reacciona dando unos valores de salida. En el caso de los
JFET, al ser transistores de efecto de campo elctrico, estos valores de entrada son las
tensiones elctricas, en concreto la tensin entre los terminales S (fuente) y G (puerta),
VGS. Segn este valor, la salida del transistor presentar una curva caracterstica que se
simplifica definiendo en ella tres zonas con ecuaciones definidas: corte, hmica y
saturacin.

Fsicamente, un JFET de los denominados "canal P" est formado por una pastilla de
semiconductor tipo P en cuyos extremos se sitan dos patillas de salida (drenador y
fuente) flanqueada por dos regiones con dopaje de tipo N en las que se conectan dos
terminales conectados entre s (puerta).
Al aplicar una tensin positiva VGS entre puerta y fuente, las zonas N crean a su
alrededor sendas zonas en las que el paso de electrones (corriente ID) queda cortado,
llamadas zonas de exclusin. Cuando esta VGS sobrepasa un valor determinado, las
zonas de exclusin se extienden hasta tal punto que el paso de electrones I D entre
fuente y drenador queda completamente cortado.

A ese valor de VGS se le denomina Vp. Para un JFET "canal N" las zonas p y n se
invierten, y las VGS y Vp son negativas, cortndose la corriente para tensiones menores
que Vp.

As, segn el valor de VGS se definen dos primeras zonas; una activa para tensiones
negativas mayores que Vp (puesto que Vp es tambin negativa) y una zona de corte
para tensiones menores que Vp. Los distintos valores de la ID en funcin de la VGS
vienen dados por una grfica o ecuacin denominada ecuacin de entrada.

En la zona activa, al permitirse el paso de corriente, el transistor dar una salida en el

circuito que viene definida por la propia ID y la tensin entre el drenador y la fuente
VDS. A la grfica o ecuacin que relaciona ests dos variables se le denomina ecuacin
de salida, y en ella es donde se distinguen las dos zonas de funcionamiento de activa:
hmica y saturacin.

Ecuaciones del transistor J-FET

Grfica de entrada y de salida de un transistor JFET canal n. Las correspondientes al canal p son
el reflejo horizontal de stas.

Mediante la grfica de entrada del transistor se pueden deducir las expresiones

analticas que permiten analizar matemticamente el funcionamiento de este. As,
existen diferentes expresiones para las distintas zonas de funcionamiento.

Para |VGS| < |Vp| (zona activa), la curva de valores lmite de ID viene dada por la
expresin:

Siendo la IDSS la ID de saturacin que atraviesa el transistor para VGS = 0, la cual viene
dada por la expresin:
Los puntos incluidos en esta curva representan las ID y VGS (punto de trabajo, Q) en
zona de saturacin, mientras que los puntos del rea inferior a sta representan la
zona hmica.

Para |VGS| > |Vp| (zona de corte):

Ecuacin de salida

En la grfica de salida se pueden observar con ms detalle los dos estados en los que el
JFET permite el paso de corriente. En un primer momento, la ID va aumentando
progresivamente segn lo hace la tensin de salida VDS. Esta curva viene dada por la

expresin: que suele expresarse como ,

siendo:

Por tanto, en esta zona y a efectos de anlisis, el transistor puede ser sustituido por
una resistencia de valor Ron, con lo que se observa una relacin entre la ID y la VDS
definida por la Ley de Ohm. Esto hace que a esta zona de funcionamiento se le
denomina zona hmica.

A partir de una determinada VDS la corriente ID deja de aumentar, quedndose fija en

un valor al que se denomina ID de saturacin o IDSAT. El valor de VDS a partir del cual se
entra en esta nueva zona de funcionamiento viene dado por la expresin:
. Esta IDSAT, caracterstica de cada circuito, puede calcularse
mediante la expresin:

Resistencia del canal RDS

Como Vgs es el voltaje que controla el paso de la corriente ID (regula el ancho del
canal), se puede comparar este comportamiento como un resistor cuyo valor depende
del voltaje VDS. Esto es slo vlido para Vds menor que el voltaje de estriccin (ver
punto A en el grfico).

Entonces si se tiene la curva caracterstica de un transistor FET, se puede encontrar La

resistencia RDS con la siguiente frmula: RDS = VDS/ID

Los smbolos del FET son:

Fet canal N ----------------- Fet canal P