AMPLIFICADORES OPERACIONALES CON

BJT Y JFET
P. A. Bonilla, D.A.Mora, S.S. Torres
paola.bonilla@uao.edu.co, deybar.mora@uao.edu.co, sara.torres@uao.edu.co,
1
Ingeniería Electrónica y Telecomunicaciones, Facultad de Ingeniería, Universidad Autónoma de Occidente, Ala Norte segundo piso, Cali
Colombia

Resumen- Por medio de este informe se expondrá la
importancia de la amplificación por medio de cuatro circuitos
diferentes. Para iniciar se suministrará una señal de voltaje en AC
positiva de 44 mV para amplificar, con la cual se alimentará dos
configuraciones de amplificadores operacionales, uno inversor y
otro no inversor. A la salida del amplificador inversor se
conectará una etapa de amplificación con BJT. Por otra parte al
amplificador operacional no inversor se conectará un
amplificador con JFET. Como resultado se espera que la señal de
salida del BJT este en fase con la entrada y que por su parte la
salida de JFET presente un desfase de 180 ° con respecto a la
misma entrada, confirmando que la configuración de divisor de
tensión distorsiona la fase de la señal a amplificar
Además, se logró la invención de los FET, dispositivos
unipolares que, a diferencia de los BJT que utilizan tanto
corriente de electrones como corriente de huecos, funcionan
sólo con un tipo de portador de carga. Un FET es un
dispositivo controlado por voltaje, donde el voltaje entre dos
de las terminales (compuerta y fuente) controla la corriente
que circula a través del dispositivo. Una ventaja importante
de los FET es su muy alta resistencia de entrada. Debido a
sus características no lineales, en general no se utilizan
mucho en amplificadores como los BJT excepto donde se
requieren impedancias de entrada muy altas. A
continuación, se describirá el funcionamiento básico de
estos transistores y se mostrara la aplicación que tienen
como amplificadores de señal.

Palabras claves: BJT, JFET, amplificación. II. MODELO TEÓRICO

Los transistores BJT son dispositivos que permiten
I. INTRODUCCIÓN amplificar señales o que funcionan como interruptor para
permitir el flujo de corriente en un circuito. Son construidos a
La construcción de los primeros transistores respondía a la
través de la unión de materiales dopados N y P (electrones y
necesidad técnica de hacer llamadas telefónicas a largas
huecos) separados por una región muy estrecha, por lo que se
distancias con menores costos y menores consumos de energía.
forman las regiones emisor, base y colector [2].
El antecesor del transistor es el tríodo en un tubo de vacío, uno
de sus mayores inconvenientes que presentaba este dispositivo En el caso de un transistor NPN, la región intermedia P está
era que consumían mucha energía para funcionar. Esto era constituida por la base que presenta un ligero dopado en
causado porque las válvulas calientan eléctricamente un comparación al emisor y al colector que están fuertemente y
filamento (cátodo) para que emita electrones que luego son medianamente dopados. Si se observa cada una de las dos
colectados en un electrodo (ánodo), estableciéndose así una regiones PN que se forman se puede ver la formación de una
corriente eléctrica [1]. zona de deplexión que forma una barrera de potencial. Si el
Los transistores desarrollados en 1947 creados por material es de silicio esta barrera consistiría de 0 , 7 V y si
Shockley, Bardeen y Brattain, resolvieron todos estos fuera de germanio sería de 0 , 3 V . Por ello, en el interior de un
problemas y todo a bajos voltajes, sin necesidad de disipar transistor se encuentran dos diodos: uno base colector y otro
energía (como era el caso del filamento), en dimensiones base emisor (ver figura 1), que necesitan de un voltaje mayor al
reducidas y sin partes móviles o incandescentes que pudieran de su barrera de potencial para comenzar a trabajar.
romperse.
Los transistores se basan en propiedades de conducción
eléctrica entre semiconductores como el silicio y el germanio
logrando así dos regiones N y P. Gracias a sus diferentes
aplicaciones se han logrado grandes avances en el campo de los
amplificadores de señales.
Una de ellas fue inventada en 1952 por el ingeniero de
laboratorio Bell, Sídney Darlington que patentó la idea de
poner dos o tres transistores dentro de un chip, pero que no
patentó la idea de poner múltiples transistores lo que más
adelante originaría la idea moderna de circuito integrado.

1
 Fig. 1 Representación y símbolo esquemático de los transistores NPN y PNP.
Días M Jorge. Transistor BJT [imagen] Disponible: video en [línea]
https://www.youtube.com/watch?v=l_EG544soD
Para polarizar un transistor, se requiere de la siguiente
configuración:
Fig. 2 Representación y símbolo esquemático de los transistores NPN. Días M
Jorge. Transistor BJT [imagen] Disponible: video en [línea]
https://www.youtube.com/watch?v=l_EG544soD
Como se puede observar en la imagen anterior el diodo base
emisor se encuentra polarizado en directa, mientras que el
diodo base colector se encuentra polarizado en inversa. Cuando
la fuente de tensión V BB supera la barrera de potencial los
electrones del emisor comenzaran a recombinarse con la base,
lo que generará una pequeña corriente debido al débil dopaje de
esta región. Cuando todos los electrones del emisor se
recombinen con los huecos de la base, habrá un exceso de
electrones en la base por lo que serán repelidos y expulsados
por el colector al verse atraídos por la fuente V CC produciendo
un flujo de corriente como el ilustrado.
Por la ley de corrientes de Kirchhoff se puede ver que:
I E =I C + I B
Debido al dopaje de las diferentes regiones, se puede considerar
que la corriente de base es despreciable con respecto a la
corriente de colector y emisor, infiriendo entonces que la
corriente de emisor es aproximadamente igual a la de colector:
I E =I C
Dependiendo de la corriente que circula por el circuito al
que está conectado el transistor se comportará de la siguiente
forma:
● Corte: circuito abierto (interruptor abierto) entre colector
y emisor, si la corriente que circula por la base es nula.
2
● Saturación: como circuito cerrado entre colector y emisor
y con un aumento grande de corriente.
● Activa: En un determinado rango de corrientes de base, la
amplificación, el aumento de corriente, que se aprecia
entre colector y emisor se puede regular.
El hecho de que una pequeña corriente de base controle las
corrientes de emisor y colector mucho más elevadas, indica la
capacidad que tiene un transistor para conseguir una ganancia
de corriente, así la ganancia de corriente es la relación que
existe entre la variación o incremento de la corriente de
colector y la variación de la corriente de base [3]:
∆ IC
β=
∆ IB
Esta ganancia de corriente varía notablemente con la
corriente de colector. Además, la temperatura ambiente influye
en el aumento de dicha corriente puesto que al aumentar la
temperatura de la unión del diodo colector, aumenta el número
de portadores minoritarios y por tanto se produce este aumento
en la corriente.
Por su parte los transistores JFET a diferencia de los BJT
tienen portadores mayoritarios pero no minoritarios. El JFET se
adapta mejor a un tipo específico de circuitos puesto que
presenta una alta impedancia de entrada debido a sus
características no lineales. Por otra parte, es muy utilizado en
conmutación, ya que pueden cortarse más rápidamente como
consecuencia de tener un solo tipo de portadores haciendo que
no haya carga almacenada que tenga que ser eliminada del área
de la unión.
A diferencia del BJT que es un dispositivo controlado por
corriente, el JFET es controlado por tensión donde el voltaje
entre las dos terminales (compuerta y fuente) controla la
corriente que circula por el dispositivo.
Para JFET de canal n, cada extremo tiene un terminal; el
drenaje en el extremo superior y la fuente en el inferior. En los
costados del material tipo n se extienden dos regiones tipo p
para formar un canal y ambas regiones se unen formando la
termina de compuerta. Como se observa en la imagen a
continuación:
 R1=2 K Ω y empleando la ecuación para determinar la
resistencia R f , se obtiene que:

−(2 K Ω∗5)=Rf |10 K Ω|=Rf

Para una entrada de 41 , 58 mV la ganancia total obtenida de
voltaje será aproximadamente de unos 207 , 9 mV . Esto se
comprobó a través de la simulación:

Fig.3 Diagrama de JFET

[Imagen]. Adaptado de “Dispositivos electónicos”
(p.369), por Thomas L.Floyd. 2008 Pearson
Education

Para el JFET la relación entre las cantidades de entrada y salida

es no lineal debido al término al cuadrado en la ecuación de
Shockley. Al presentarse esta situación provocan curvas y no
líneas rectas, ello con lleva a una relación no lineal entre ID y VGS
que puede complicar la aproximación matemática del análisis,
por ello en la práctica se enfocó al método gráfico para
sustentar lo realizado
III. ANÁLISIS Y RESULTADOS
Lo que se quiere es lograr montar cada las etapas
correspondientes a la imagen 4:
Fig.5 Amplificación AOP inversor
Como se puede observar en la gráfica anterior se tendrá un
voltaje muy similar al calculado. Esta señal de salida de esta
parte del circuito será la entrada que vea el circuito
amplificador con BJT:
Por ahora, se realizarán los cálculos correspondientes a la
etapa de amplificación con el transistor BJT. Para empezar, se
procede a hacer un análisis del circuito en DC que permita
determinar el punto de operación del dispositivo, el cual en este
caso debe de encontrarse e activa para que funcione como
amplificador de pequeña señal. Teniendo en cuenta que una vez
alimentado el circuito los capacitores tienden a cargarse, estos
se comportaran como un circuito abierto.

Fig.4 Montaje AOP

Primera etapa:
Para iniciar se tomó como primera etapa el amplificador
operación inversor con el amplificador con BJT. Lo que se
quiere es lograr que la entrada del circuito se encuentre en fase
con la señal a la salida del BJT. Se utilizará el integrado LF353
y el BJT 2N2905 para la realización del circuito.
La señal que se le inyectará a cada uno de los circuitos es de
aproximadamente 43 ,55 V pp a una frecuencia de 1 K H z .

Para el circuito amplificador con BJT, se presenta un desfase de

180 ° con respecto a la entrada producida por la configuración Fig. 6 amplificadores con transistor BJT [imagen] Orcad capture
divisora de tensión en el BJT. Por ello, se empleó un diseño de
amplificador operacional inversor para poner la salida en fase
con la entrada. Suponiendo una ganancia de 5 y una

3
 Como la corriente a través de la base del transistor es muy del elemento. Para determinar el valor del capacitor
pequeña, se tiene que la corriente que pasa por R1 es correspondiente a los acoples y el desacople se hara uso de la
siguiente ecuación:
aproximadamente la misma que por R2, por lo que:
1 [15]
V cc ∗R2 [12] C=
V b =V R 2= =1 ,75 V W c Xc
R 1+ R 2

Por diferencia de potencial se obtiene que el voltaje en el

emisor es de 1,05 V. Con este, hallamos la corriente en el
colector:
V cc
I e =I c= =1, 11mA
RE1+ RE2
La corriente de saturación es:
V cc
I sat = =1 , 77 mA
R E 1+ R E 2 + R C
Realizando la malla de salida, encontraremos la tensión
entre colector-emisor que representa en nuestro caso la máxima
tensión pico que podrá tener nuestra señal. Si la tensión que se
inyecta aquí supera ese valor, nos encontraremos con una señal
saturada o recortada.
V CE =3 , 74 V
Al observar la corriente de saturación y el voltaje colector-
emisor calculados se verifica que efectivamente el transistor se
encuentra en la región activa, por lo que se procede a realizar el
cálculo de los acoples y desacoples del circuito. Este cálculo es
indispensable para evitar que existan perdidas de la señal
(atenue o rectifique) cuando pase por el capacitor, lo que se
busca entonces es que el capacitor se comporte en AC como un
corto, de modo que su señal de entrada y salida sea la misma y
garantizar que las impedancias del circuito sean equivalentes
para permitir el paso de la señal en AC.
Sin embargo, como se puede ver en la Ecu.15 para hallar el
valor del capacitor se necesita primero hallar Rth o impedancia
de entrada que ve cada uno de ellos. Se aplica entonces el
[13] teorema de Thevenin, se calcula la Rth al abrir el capacitor en
el que se desea calcular, cortocircuitar los demás y colocando la
fuente de tension como un cortocircuito y la dependiente de
corriente como un circuito abierto.
Calculo de C 1:
[14]
Después de abrir C 1, se analizan las configuraciones de los
resistores (serie o paralelo), llegando a:
Rth1=R g + ( R1 ∨¿ R 2∨¿ β (ré + R E 1) ) [16]
Rth1=7659 Ω
Por lo que:
C 1=20 , 78 nF
Calculo de C 2:
Como las resistencias quedan configuradas en paralelo, se
puede decir que la Rth2 equivale simplemente a R E 2 porque
esta es mucho más pequeña y las otras tenderán a ella.
Rth2=β ( ré + R E 1 )∨¿ R E 2 [17]
Rth2=470 Ω

Por lo que:
C 2=2,078 mF
Calculo de C 3:

La impedancia de Rth3 termina siendo:

Rth3=R C + RL [18]

Fig. 7 modelo TT del transistor, esquema en AC [fuente propia]
Se procede a analizar el circuito en el modelo Π del transistor,
en el que el símbolo esquemático del dispositivo es
reemplazado por su circuito equivalente en la tercera
aproximación donde se representa la alta impedancia interna
Rth3=51 , 7 KΩ
Si la resistencia de carga termina siendo muy pequeña en
comparación a la RC la impedancia tendera a esta. La carga del
circuito puede ser una resistencia o la impedancia de entrada
del otro circuito.

4
 Existe otro parámetro que es importante calcular para saber
la ganancia que se obtuvo con el circuito, esta es la impedancia
de salida Z out que en este caso es la misma Rth3 , la ganancia
es:
V out Z out
A v= = Rth1
V ¿ ( ré + R E 1 )
A v =8 , 6
Finalmente en el desarrollo de la ´práctica se pudo confirmar
que la señal estuviese en fase con la entrada y que finalmente el
conjunto entre BJT y AOP entregue más o menos 1 ,7 V pp. En
la partica se obtuvo un voltaje bastante similar y se comprobó
que ambas señales de entrada y salida estuviesen en fase:
Fig.8 Amplificación final con AOP inversor y BJT
Segunda etapa:
Con el amplificador operacional LF 353 la ganancia de
voltaje para el circuito amplificador con el FET se determinó a
través de una configuración no inversora la cual establece la
ganancia como:
V out R f
A v= = +1
V ¿ R1
Suponiendo una ganancia de 5 y una resistencia
R1=2 K Ω
R f =R1 ( A v −1 )=8 K Ω
Para la entrada de 41 , 5 mV la ganancia total obtenida de
voltaje fue de unos 207 , 9 mV . De acuerdo a los datos
obtenidos experimentalmente se obtuvo lo siguiente:
[19]
Fig.9 Amplificación con AOP no inversor
La salida anterior de voltaje en la etapa de amplificador
inversor será la señal de entrada que tendrá el amplificado con
FET:
Se procede a realizar los cálculos para esta etapa basada en
transistor JFET. Esta etapa se encuentra de primero debido a
que posee una alta impedancia de entrada en contraste con la
segunda etapa basada en transistores BJT que posee una baja
impedancia de entrada. Además, los transistores BJT tienen una
mayor ganancia que los FET por estas razones conviene tener
la primera etapa con FET y la segunda etapa con BJT. A
continuación, se muestra un esquema de amplificador con
transistor FET con polarización por divisor de tensión.
Fig. 10 Etapa 1 amplificador de pequeña señal con transistor FET
Este circuito fue propuesto por el docente el cual se pedía
calcular la ganancia del mismo y verificar que el circuito
estuviera trabajando como amplificador de pequeña señal del
cual se concluyó que la configuración de resistencias RD y RS
no eran la adecuadas para llevar el circuito a comportase como
amplificador en pequeña señal. Por lo que se propuso recalcular
las resistencias RD y RS para resolver el circuito como
amplificador.
Para resolver el problema anterior se empieza por hacer un
análisis en DC del circuito, para ello se tiene en cuenta que los
capacitores de acople y desacoplo (C1, C2, C3) se consideran
5
como circuitos abiertos en análisis en DC. De modo que el
circuito queda simplificado como se muestra a continuación.
La Ecu.3 se llama recta de entrada puesto que esta ecuación
describe un comportamiento lineal. De la ecuación anterior se
desconoce ID, RS y VGS, para resolver esta ecuación
procederemos a usar una relación que se cumple en los
transistores FET que relaciona la recta de entrada y la curva de
la tras conductancia del transistor.

Fig. 11 Circuito simplificado Análisis en DC

Del circuito de la Fig. 5 para que el circuito pueda trabajar

en la zona activa, como amplificador se debe garantizar una
polarización en Gate-Sour VGS con un voltaje negativo. Para Fig.12. Curva de la característica de transferencia universal de un JFET. [Imagen].
ver si esto se cumple se procede a realizar un análisis en la
entrada del circuito.
Como en la compuerta esta polarizada por un divisor de De la Fig. 3 se representa la corriente de saturación sour
tensión entonces el voltaje en la compuerta es: IDSS y el voltaje VGS (corte) que debe ser negativo, el
parámetro IDSS y VGS(corte) son parámetros que el fabricante
30 V ∗RG 2 30 V∗180 K
VG= = =9 V del transistor ofrece en la hoja de datos.
RG 1+ RG 2 420+180 K
Para este caso los cálculos de este circuito se realizan
basándose en el transistor JFET de referencia J111, cuyos
Como VG es un voltaje positivo entonces el voltaje VS
parámetros se describen a continuación:
debe ser mayor para garantizar una polarización de VGS
negativo. Para relacionar estos parámetros tenemos la siguiente
● VGS(corte) = -3,0 Vdc
ecuación:
VGS=VG−VS [2] ● IDSS = 20 mAdc

Con lo anterior y basándose en la relación descrita en la Fig.

6 se resuelve la ecuación Eq.3:
Por ley de ohm sabemos que VS es igual a IS por RS
IDSS [4]
entonces: cuando 0 ,5∗VGS (corte)
4
VGS=VG−IS∗RS

Usando el criterio anterior se resuelve que:

También por la construcción del transistor FET sabemos IDSS 20 mA [5]
que IS es igual a ID, por lo tanto, la ecuación que describe la ID= = =5 mA
polarización del transistor es:
4 4

VGS=VG−ID∗RS [3]

6
 VGS=0 , 5∗VGS ( corte )=0 , 5∗(−3 V ) [6]
VGS=−1 , 5 V
Ahora conociendo VGS, ID, VG podemos encontrar el
valor de RS que permita garantizar un voltaje negativo de
polarización en VGS, De la ecuación Eq.1 se resuelve Rs.
VG−VGS 9 V −(−1 , 5 V )
RS= =
ID 5 mA
RS=2100Ω
Fig.13. Curva de entrada transistor FET. [imagen]. Adaptado de Dispositivos electrónicos, (p.376) por T. Floyd and R. Navarro Salas, 8th ed. Mexico: Pearson Educació
A continuación, se busca calcular el valor de RS para
resolver el circuito, de modo que para encontrar este valor se
realiza un análisis en la salida del transistor, se procede a hacer
un análisis de voltajes de Kirchhoff.
−30 V +VRD+ VDS+VRS=0
Expresando VRS y VRD en términos de la corriente ID la
ecuación anterior se puede ver de la siguiente manera:
VDS + ID∗(RD + RS)=30 V
La ecuación dos se llama recta de salida y esta define en que
región va a trabajar el transistor, de modo que resolver esta
ecuación garantiza la región de trabajo del transistor, para este
caso se quiere llevar al transistor a la región activa para que
funcione como amplificador de pequeña señal.
[7]
Fig.14. curva de salida transistor FET. [imagen]. Adaptado de Dispositivos electró
De la curva de salida que describe la ecuación se debe
definir un punto donde la reta de salida pase por la región
activa de modo que con definir un voltaje VDS dentro del
rango mayor a VGS(corte) y menor a VDD que en este caso es
de 30 V. entonces garantizamos que el transistor trabajara en la
región activa.
Para este caso se tomó un voltaje VDS de 12 V por tanto
conociendo todos los parámetros que describe la curva de
salida, de la ecuación 2 podemos encontrar el valor de RS que
cumple con lo anteriormente planteado.
VDD−VDS [9]
RD= −RS
ID
30 V −12
RD= −2100=1500Ω
5 mA
Teniendo los valores de RS y RD podemos garantizar que el
transistor JFET trabajara en la región activa.
Análisis en AC:
Ahora que se conoce las características en dc del transistor
podemos analizar cuál es el comportamiento en AC. Para
proceder con este análisis en AC es necesario conocer el
modelo del transistor FET y analizar el circuito
cortocircuitando las fuentes en DC.
[8]
7
 Fig.15. Modelo AC del transistor FET

Aplicando Thevening en los capacitores C1, C2, C3 se

calcula el valor de los capacitores haciendo uso de la ecuación
parala la reactancia:
1
Xc=
Wc∗C [10]

Donde Xc es igual al 0,1Rth la resistencia Thevenin

equivalente que ve cada capacitor.
Xc > 0,1Rth Fig.16. Segunda etapa de amplificación

Empezando por el primer capacitor C1 se cortocircuita los Como la señal de entrada para el JFET es de
demás capacitores C2, C3, además cortocircuitamos la fuente aproximadamente 207 , 69 mV se espera tener una señal de
AC y la fuente de corriente se abre entonces con lo salida de por lo menos 1 , 04 V con el desfase anteriormente
anteriormente mencionado analizamos cual es la resistencia que mencionado:
ve C1.
Rth1 = Rg||(RG1||RG2)
C1 = 21,2 uF

Ahora cortocircuitando los capacitores C1 y C3 tenemos

que la resistencia que ve C2 es:
Rth2 = ((Rg||RG1||RG2) + Zhigh) || RS
C2 = 0,75 uF
Por último, si cortocircuitamos C1, C2 la resistencia que ve
Fig.17. Amplificación final AOP no inversor y JFET
C3 es:
IV. CONCLUSIONES
Rth3 = RD + RL
C3 = 1uF
Los valores de los condensadores calculados
La impedancia de salida del transistor asumiendo una carga teóricamente no sirvieron para los acoples y
de 47 KΩ es: desacoples de las dos etapas, para los condensadores
Zout = RD || RL de desacoplo se calculó un valor pequeño para ser
exacto 0,75 uF, sin embargo, entre ensayo y error se
Zout = 1453 Ω tuvo un buen desacoplo con un condensador de 10 uF
lo que indica que no siempre en los cálculos teóricos
implican que así será el montaje practico.
La ganancia de la etapa uno 1 es:
Por otra parte, del circuito propuesto en la práctica se
Vout [11] encontró que los valores de resistencia RD y RS no
Av= =gm∗Zout
Vin fueron las apropiadas para que el FET entrará a
trabajar en la región activa por lo que se requirió
VGS recalcular los valores de estas resistencias usando el
gm=1− método gráfico y basándose en la hoja de datos que el
VGS (corte) fabricante del transistor ofrece.
Av = 5
Además, es importante saber cómo se mira los datos
Finalmente acoplados los dos circuitos de la segunda etapa que se encuentran presente en el Datasheet, en el
de amplificación, se obtuvo lo siguiente: caso de la práctica se incurrió en un error al tomar
datos de los cuales correspondían a valores máximos y
se correlacionaron con los valores mínimos, llevando a
tener errores en los cálculos teóricos.

8
Para las etapas de amplificador con operacionales se
utilizó la configuración por entrada inversora y entrada
no inversora, en la práctica se vio que en la
configuración con entrada inversora se tenía una señal
en la salida desfasada por 180° grados mientras que si
se trabajaba un operacional con entrada no inversora la
señal que se veía en la salida era la misma en fase con
respecto a la señal de entrada.

Los amplificadores operacionales son dispositivos

fáciles de configurar, solo basta calcular con la
ecuación correspondiente el valor de las dos
resistencias necesarias para tener la ganancia. Los
amplificadores operacionales no requieren
condensadores de acoplo porque tienen alta
impedancia de entrada y baja impedancia de salida.

Por otra parte, hay que tener cuidado de no exceder la

máxima excursión de salida de los amplificadores
operacionales, puesto que si se introduce una señal
que exceda a la ganancia calculada veremos en la
salida del operacional un recorte de la señal introducida
o en pocas palabras veremos la señal saturada. Esto
mismo ocurre con los circuitos a base de transistores el
cual también se debía tener cuidado de no intrioducir
una señal mayor de la que el circuito puede manejar,
conocida como máxima excursión de salida.

9
10