UNIVERSIDAD MAYOR DE

SAN ANDRÉS
FACULTAD DE INGENIERÍA

PRIMER AVANCE
DEL PROYECTO

Gestión Académica: I / 2022

Docente: M.Sc.Ing. Juan Carlos Aviles
Carrera: Ingeniería Mecatrónica (MTR)
Materia: Sistemas Digitales I (MEC-600)
Numero de Grupo: 15
Fecha de Entrega: 21/04/2022

Integrantes:
Quispe Mercado Luis Angel (MTR) CI: 12510043 RU: 1760209

Chavez Yujra Yerko Fabio (MTR) CI: 6060237 RU: 1760195

Esteban Mamani Cristhian Leonel (MTR) CI: 7092072 RU: 1760198

LA PAZ - BOLIVIA
 PRIMER AVANCE
DEL PROYECTO
1. RESUMEN DEL PROYECTO
ANCEDENTES
(Especificados en el perfil del proyecto)
Una memoria se compone de un conjunto de posiciones o direcciones que guardan palabras
binarias de información. Si se trabaja con bytes, por ejemplo, cada posición de memoria
consta de 8 bytes. El número de posiciones que tiene una memoria semiconductora se
expresa en Kilobytes. Un Kilobyte equivale a 1024 posiciones de memoria(1K=1024).

Se puede representar la memoria digital como un casillero ordenado en el que cada casilla
corresponde a una dirección en la que se guarda información. A continuación, se muestra la
representación más usual de una memoria.

Para acceder a una memoria se emplean decodificadores. Por ejemplo, una memoria de 256
posiciones de 8 bits, está compuesta internamente, por un decodificador de direcciones de
8 entradas y 2n=28=256 salidas que se utilizan para señalar cada una de las posiciones
como se muestra en la figura

En términos generales, el diagrama lógico de una memoria semiconductora es como se

muestra en la siguiente imagen. Está compuesta por las siguientes líneas.
Bus de direcciones. - Por intermedio de este bus o grupo de bits se generan las direcciones
que apuntan o señalan hacia cualquier posición de la memoria en particular.
 Bus de datos. - En el proceso de lectura el contenido de la posición localizada por el bus de
direcciones aparece por este bus. En un sistema de lógica programada o de
microcomputadores es frecuente que varias memorias compartan el mismo bus de datos.
Este es uno de los motivos por el cual las salidas del bus de datos son de tipo tri-state. Este
bus es bidireccional para el proceso de lectura es salida y para la escritura cambia de
dirección y se comporta como entrada.

CS. - Cuando esta señal esta activa bajo (0 lógico), el bus de datos se conecta al exterior.
De lo contrario permanece en estado de alta impedancia. Se usa esta señal para seleccionar
entre diferentes memorias que comparten el mismo bus.

WE. - A través de esta línea se les indica a los circuitos internos de la memoria sobre la
naturaleza de la operación que se pretende efectuar. Si WE es activa en baja, por ejemplo,
la operación es de escritura y se pueden almacenar o escribir datos en cualquier posición de
memoria. Si WE es alta la operación es de lectura, es decir, se puede leer cualquier posición
de memoria.

Un Grabador de Memorias EEPROM permite la lectura y escritura de estos dispositivos,

comúnmente se conecta por medio del puerto serie de la computadora, el grabador permite
recepcionar y enviar datos a través del protocolo RS232 interpretados por un software para
dicho fin. Desde la aparición de las memorias seriales EEPROM en los electrodomésticos,
se ha hecho indispensable contar con un lector - grabador de estos dispositivos, en la
memoria EEPROM se suelen guardar datos de configuración indispensables para el buen
desempeño de los equipos electrónicos, una alteración de dichos datos y estos equipos
funcionaran de una manera errática.

2. OBJETIVOS
2.1. Objetivo General
Implementar de manera practica un circuito grabador de memoria con la
posibilidad de lectura y escritura.

2.2. Objetivos Específicos

Implementar el circuito en un protoboard de manera práctica.
Estudiar los ciclos de escritura y lectura de la memoria
33. MEMORIA EPROM MANUAL
Tenemos como base la memoria EPROM, la cual se usara como fundamento dentro del
sistema grabador a ser empleado durante todo el proyecto, las diferentes configuraciones
posibles, así mismo como el uso de display de distintos tipos dependerá directamente del
tipo de datos que se desean almacenar, así mismo como viabilidad a la lectura de dichos
datos, considerando básicamente que se busca una base de lectura y escritura para el
grabador de memoria a ser utilizado.

4. INGRESO DE DATOS
La base que se tiene para el ingreso de datos será mediante el uso de Buffers del tipo Tri –
state que nos ayudaran con la siguiente base fundamental.
El búfer de tres estados actúa como un interruptor en un circuito digital al aislar una ruta de
señal en un circuito. Este interruptor puede alcanzar tres estados lógicos.

Los tres estados son 0, 1 y 'Z'. Los estados lógicos 0 y 1 son posibles cuando el interruptor
está CERRADO (Interruptor cerrado). El valor lógico 'Z' o alta impedancia se alcanza cuando
el interruptor está ABIERTO (Apagar). Entonces, cuando el interruptor está abierto, la
entrada al búfer tri-state está aislada del circuito y la salida puede ser impulsada por alguna
otra ruta lógica en una conexión / bus compartido.

Dependiendo del nivel activo de ENA, hay dos tipos de búfer de tres estados: búfer de tres
estados con ENA de alta actividad, búfer de tres estados inversor con ENA de baja actividad.
Sus tablas de verdad se muestran a continuación:

4.1. USOS DEL TRi-STATE

Los búferes Tristate se pueden usar para interfaces de bus compartidas, E/S bidireccionales
e interfaces de memoria compartida. Estas implementaciones en chip permiten que las E/S
bidireccionales cambien las polaridades de entrada a salida. Además, cuando se usan en
una interfaz de memoria de chip externa, pueden cambiar a salidas Z flotantes o altas para
permitir que otros dispositivos en el mismo bus compartido accedan a la misma memoria.

La implementación practica será de la siguiente forma:

Mediante el DSW4 ingresaremos el valor de los datos a ser ingresados.

Como se aprecia aquí se están utilizando los 74126 q es un buffer de 3 estados:
El diagrama a considerar será el siguiente:

Permitiéndome habilitar (dar paso) a la entrada de datos solo cuando por “C” ingresen 5V.

Como se aprecia todos los “C” están conectados entre si, y estos a su vez están conectados
al 𝐺𝐺̅ de la Eeprom