CIRCUITOS SECUENCIALES

DOCENTE : ING. NINOSKA ARACELLY TRINO LAIME

ESTUDIANTES : CADENA GUERRERO JORGE ANTONIO

LLANOS LAURA DIEGO ALBERTO

NORIEGA CARRASCO DIEGO JOAQUIN

TARQUI TRIGUERO GONALO GROBER

CARRERA : INGENIERIA MECATRONICA

MATERIA : SISTEMAS DIGITALES

SEMESTRE : CUARTO

LA PAZ-BOLIVIA
INDICE

1. Introducción

2. Objetivos

2.1. Objetivo general

2.2. Objetivos especifico

3. Fundamento teórico

3.1. Circuitos secuenciales

3.1.1. Clasificación

3.2. Latches

3.2.1. Latch de compuertas NOR

3.2.2. Latch de compuertas NAND

3.3. FLIP-FLOPS

3.3.1. FLIP-FLOP sincronizado por reloj

3.3.2. FLIP-FLOP RS

3.3.3. FLIP-FLOP JK

3.3.4. FLIP-FLOP D

3.3.5. FLIP-FLOP T

3.3.6. Aplicaciones

3.4. Teoremas de Moore y Mealy

3.4.1. Teorema de Moore

3.4.2. Teorema de Mealy

4. Conclusiones

5. Bibliografía
1. INTRODUCCION

Los circuitos lógicos combinacionales con los que hemos estado trabajando hasta ahora trabajan de
forma independiente en su salida es decir que no intervienen señales externas o anteriores a esta,
en los circuitos lógicos secuenciales es totalmente diferente debido a que en las salidas intervienen
los estados anteriores que tenía, este tipo de circuito se lo denomina circuito con memoria, ya que
se puede decir que se queda grabado la ultima señal de salida e interviene en la nueva señal de
entrada.

Los circuitos secuenciales se los puede dividir en dos, biestable asíncrono y biestable sincrónico, a
los circuitos biestables del tipo asíncrono se los relaciona con los latches ya que solo dependen de
dos entradas y se encuentran funcional todo el tiempo es decir que no necesita de una señal u orden
para que realice la tarea que tiene, los circuitos biestables del tipo síncrono que están relacionados
con los FLIP-FLOPS a diferencia de los asincrónicos si dependen de una señal externa la cual define
cuando se activará este circuito y realice la tarea correspondiente de este.

Las maquinas producidas a partir de este tipo de circuitos lógicos se denominan máquinas de estado
finito de Moore y Mealy las cuales son aplicables como base en circuitos mas complejos.

2. OBJETIVOS

2.1 OBJETIVOS GENERALES

Explicar y entender el funcionamiento de los sistemas secuenciales.

2.2 OBJETIVOS ESPECIFICOS

• Comprender el funcionamiento y aplicación de los Latch.

• Manejar la teoría correspondiente de los diferentes tipos de FLIP-FLOPS.
• Mostrar el diseño general de los teorema de MOORE y MEALY.
 3. FUNDAMENTO TEORICO

3.1 CIRCUITOS SECUENCIALES

Un circuito secuencial lógico es aquel que tiene varias señales de entrada y este tendrá salidas
acorde al estado presente en las entradas diferenciándolo de los circuitos combinacionales, ya que
estos no son independientes, dependen de las entradas y del estado anterior del circuito.

Un circuito secuencial utiliza elementos de memoria a partir compuertas lógicas empleando la

retroalimentación de las salidas y las entradas, garantizan la permanencia de la información
almacenada. Esta característica los vuelve útiles en los accesos rápidos de memoria, para el
almacenamiento neto de datos.

3.1.1. CLASIFICACION

Los circuitos más simples son llamados biestables, los cuales tienen una o dos señales de entrada y
dos señales de salida, y estos se los puede dividir en:

• CIRCUITO SECUENCIAL ASÍNCRONO

Este circuito se caracteriza por que únicamente esta gobernada por los estados de las
entradas de control, de los cuales destacan los latches.

• CIRCUITO SECUENCIAL SINCRONO

Este circuito se caracteriza por que además de estar gobernada por los estados de las
entradas de control, esta gobernado por una señal de reloj (pulsos de tiempo digitales),
destacando los FLIP-FLOPS.
3.2. LATCHES (CIRCUITO SECUENCIAL ASINCRONO)

El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal biestable, gracias a su

capacidad de realimentación, la cual consiste en conectar cada una de las salidas a la entrada
opuesta.

El latch lógico más simple es el 𝑅𝑆, donde 𝑅 y 𝑆 permanecen en estado “Reset” y “Set”. El latch es
construido mediante la interconexión retroalimentada de puertas lógicas NOR (negativo OR), o bien
de puertas lógicas NAND (aunque en este caso las entradas deben estar negadas para evitar la
incongruencia de los datos). El bit almacenado está presente en las salidas marcadas como 𝑄 y su
complemento 𝑄̅ .

3.2.1. LATCH DE COMPUERTAS NOR

Se trata de un latch 𝑅-𝑆 biestable con entrada activa a nivel alto y dos salidas 𝑄 y 𝑄̅ una la
complementaria de la otra, compuesto de dos puertas NOR acopladas tal que la salida de cada
compuerta NOR se conecte a la entrada de la puerta opuesta.
 𝐸𝑁𝑇𝑅𝐴𝐷𝐴𝑆 𝑆𝐴𝐿𝐼𝐷𝐴𝑆
𝑆 𝑅 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 0 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑄𝑛−1 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 ̅̅̅̅̅̅̅
𝑄𝑛−1 𝑄𝑛 𝑆𝑎𝑙𝑖𝑑𝑎
𝑑𝑜𝑛𝑑𝑒
𝑄𝑛−1 𝑒𝑠𝑡𝑎𝑑𝑜 𝑎𝑛𝑡𝑒𝑟𝑖𝑜𝑟
0 1 0 1
1 0 1 0
1 1 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎

• La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).

• La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’).

• Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).

• Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q =0).

𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝐴𝑛𝑎𝑙𝑖𝑐𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑄 𝑑𝑒 𝑢𝑛 𝑙𝑎𝑡𝑐ℎ 𝑑𝑒 𝑐𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎 𝑁𝑂𝑅 𝑡𝑜𝑚𝑎𝑛𝑑𝑜 𝑒𝑛 𝑐𝑢𝑒𝑛𝑡𝑎 𝑠𝑢 𝑡𝑎𝑏𝑙𝑎 𝑑𝑒 𝑓𝑢𝑛𝑐𝑖𝑜𝑛𝑎𝑚𝑖𝑒𝑛𝑡𝑜.

𝑆𝑖𝑔𝑢𝑖𝑒𝑛𝑑𝑜 𝑙𝑎 𝑡𝑎𝑏𝑙𝑎 𝑑𝑒 𝑓𝑢𝑛𝑐𝑖𝑜𝑛𝑎𝑚𝑖𝑒𝑛𝑡𝑜 𝑑𝑒 𝑢𝑛 𝑙𝑎𝑡𝑐ℎ 𝑐𝑜𝑛 𝑐𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎 𝑁𝑂𝑅 𝑟𝑒𝑎𝑙𝑖𝑧𝑎𝑚𝑜𝑠 𝑠𝑢

𝑠𝑎𝑙𝑖𝑑𝑎 𝑄 𝑡𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑒𝑛 𝑐𝑢𝑒𝑛𝑡𝑎 𝑞𝑢𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑄̅ 𝑠𝑜𝑙𝑜 𝑒𝑠 𝑒𝑙 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜 𝑑𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑎 𝑎𝑛𝑎𝑙𝑖𝑧𝑎𝑟

𝑦 𝑝𝑜𝑟 𝑙𝑜 𝑡𝑎𝑛𝑡𝑜 𝑛𝑜 𝑠𝑒 𝑡𝑜𝑚𝑎𝑟𝑎 𝑒𝑛 𝑐𝑢𝑒𝑛𝑡𝑎 𝑒𝑛 𝑙𝑎 𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 𝑑𝑒 𝑒𝑠𝑡𝑒 𝑒𝑗𝑒𝑚𝑝𝑙𝑜.

 𝐸𝑁𝑇𝑅𝐴𝐷𝐴𝑆 𝑆𝐴𝐿𝐼𝐷𝐴𝑆
𝑆 𝑅 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 0 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑄𝑛−1 ̅̅̅̅̅̅̅
𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑄 𝑛−1

0 1 0 1
1 0 1 0
1 1 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜

3.2.2. LATCH DE COMPUERTA NAND

Se trata de un Latch 𝑅̅-𝑆̅ biestable con entrada activa a nivel bajo y dos salidas 𝑄 y 𝑄̅ una la
complementaria de la otra, compuesto de dos puertas NAND acopladas tal que la salida de cada
compuerta NAND se conecte a la entrada de la puerta opuesta.

𝐸𝑁𝑇𝑅𝐴𝐷𝐴𝑆 𝑆𝐴𝐿𝐼𝐷𝐴𝑆
𝑆̅ 𝑅̅ 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 0 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎 𝑄𝑛 𝑆𝑎𝑙𝑖𝑑𝑎
𝑑𝑜𝑛𝑑𝑒
𝑄𝑛−1 𝑒𝑠𝑡𝑎𝑑𝑜 𝑎𝑛𝑡𝑒𝑟𝑖𝑜𝑟
0 1 1 0
1 0 0 1
1 1 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑄𝑛−1 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 ̅̅̅̅̅̅̅
𝑄𝑛−1

• La entrada 𝑅̅ activa (‘0’) realiza un RESET del latch (pone la salida a ‘0’).

• La entrada 𝑆̅ activa (‘0’) realiza un SET del latch (pone la salida a ‘1’).

• Si las entradas están desactivadas (𝑅̅=1 y 𝑆̅=1) la salida del latch no cambia (𝑄𝑛 = 𝑄𝑛 − 1).
• Si se activan las dos entradas (𝑅̅=0 y 𝑆̅=0) el circuito no funciona correctamente (𝑄 = 0 𝑦
…𝑄 = 0).

𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝐷𝑒𝑡𝑒𝑟𝑚𝑖𝑛𝑎𝑟 𝑙𝑎 𝑓𝑜𝑟𝑚𝑎 𝑑𝑒 𝑜𝑛𝑑𝑎 𝑑𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑄 (𝑠𝑢𝑝𝑜𝑛𝑖𝑒𝑛𝑑𝑜 𝑞𝑢𝑒 𝑒𝑙 𝑒𝑠𝑡𝑎𝑑𝑜 𝑖𝑛𝑖𝑐𝑖𝑎𝑙 𝑠𝑒

𝑒𝑛𝑐𝑢𝑒𝑛𝑡𝑟𝑎 𝑒𝑛 𝑏𝑎𝑗𝑜) 𝑑𝑒𝑙 𝑙𝑎𝑡𝑐ℎ 𝑑𝑒 𝑐𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎𝑠 𝑁𝐴𝑁𝐷.

𝑆𝑖𝑔𝑢𝑖𝑒𝑛𝑑𝑜 𝑙𝑎 𝑡𝑎𝑏𝑙𝑎 𝑑𝑒 𝑓𝑢𝑛𝑐𝑖𝑜𝑛𝑎𝑚𝑖𝑒𝑛𝑡𝑜 𝑑𝑒 𝑢𝑛 𝑙𝑎𝑡𝑐ℎ 𝑐𝑜𝑛 𝑐𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎 𝑁𝐴𝑁𝐷 𝑟𝑒𝑎𝑙𝑖𝑧𝑎𝑚𝑜𝑠 𝑠𝑢

𝑠𝑎𝑙𝑖𝑑𝑎 𝑄 𝑡𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑒𝑛 𝑐𝑢𝑒𝑛𝑡𝑎 𝑞𝑢𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑄̅ 𝑠𝑜𝑙𝑜 𝑒𝑠 𝑒𝑙 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜 𝑑𝑒 𝑙𝑎 𝑠𝑎𝑙𝑖𝑑𝑎 𝑎 𝑎𝑛𝑎𝑙𝑖𝑧𝑎𝑟

𝑦 𝑝𝑜𝑟 𝑙𝑜 𝑡𝑎𝑛𝑡𝑜 𝑛𝑜 𝑠𝑒 𝑡𝑜𝑚𝑎𝑟𝑎 𝑒𝑛 𝑐𝑢𝑒𝑛𝑡𝑎 𝑒𝑛 𝑙𝑎 𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 𝑑𝑒 𝑒𝑠𝑡𝑒 𝑒𝑗𝑒𝑚𝑝𝑙𝑜.

𝐸𝑁𝑇𝑅𝐴𝐷𝐴𝑆 𝑆𝐴𝐿𝐼𝐷𝐴𝑆
𝑆̅ 𝑅̅ 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 0 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜
0 1 1 0
1 0 0 1
1 1 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑄𝑛−1 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 ̅̅̅̅̅̅̅
𝑄𝑛−1

3.3. FLIP FLOPS

3.3.1. FLIP-FLOP SINCRONIZADO POR RELOJ

Los FLIP-FLOP (FF) sincronizados por reloj además de sus dos señales de entrada tiene una entrada
extra la cual es denominada como una señal de reloj (CLK, CK o CP) esta señal es disparada por
flanco, es decir que tiene una transición de su señal.
Esta transición puede ser PGT (transición de pendiente positiva 0 a 1) o también puede ser NGT
(transición de pendiente negativa 1 a 0) como se muestra a continuación:

Esta señal funcionará como un filtro, ya que definirá cuando los latches cumplirán con la tarea que
tiene dentro de un circuito, en si el CKL determina el CUANDO realizara el cambio de señal

3.3.2. FLIP FLOP RS

Este FLIP-FLOP se dispara cuando existe una transición de pendiente positiva (PGT) en la señal de
reloj. Esto significa que el FF puede cambiar de estado únicamente cuando en CLK exista un cambio
de 0 a 1. El funcionamiento de este FLIP-FLOP es el mismo que el Latch de compuertas NOR siempre
y cuando exista una señal PGT en su CKL, a las entradas de este FF se la denomina S (Set) y R (Reset)
 𝐸𝑛𝑡𝑟𝑎𝑑𝑎𝑠 𝑆𝑎𝑙𝑖𝑑𝑎𝑠
𝑆 𝑅 𝐶𝐿𝐾 𝑄 𝑄
0 0 ↑ 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑀𝑒𝑚𝑜𝑟𝑖𝑎
1 0 ↑ 1 0
0 1 ↑ 0 1
1 1 ↑ 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎 𝐼𝑛𝑣𝑎𝑙𝑖𝑑𝑜 𝑜 𝑎𝑚𝑏𝑖𝑔𝑢𝑎
𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎𝑟 𝑙𝑜𝑠 𝑒𝑠𝑡𝑎𝑑𝑜𝑠 𝑑𝑒 𝑄 𝑒𝑛 𝑙𝑎𝑠 𝑠𝑎𝑙𝑖𝑑𝑎𝑠

𝑝𝑜𝑟 𝑚𝑎𝑝𝑎𝑠 𝑑𝑒 𝑘𝑎𝑟𝑛𝑎𝑢𝑔ℎ

𝑇𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑎𝑠𝑖

𝑄𝑡+1 = 𝑆 + 𝑅̅ 𝑄

3.3.3. FLIP FLOP JK

Este tipo de FF es un refinamiento del FF RS, por lo tanto, funcionará de igual forma que un FF del
tipo RS con el cambio de que en sus entradas J(Set) y K(Reset) en el estado 1 no genera una
ambigüedad como en el FF del tipo RS, cuando en J y K están en el estado 1 este conmutará la salida
que tenía anteriormente.

𝐸𝑛𝑡𝑟𝑎𝑑𝑎𝑠 𝑆𝑎𝑙𝑖𝑑𝑎𝑠
𝑆 𝑅 𝐶𝐿𝐾 𝑄 𝑄̅
0 0 ↑ 𝑀𝑒𝑚𝑜𝑟𝑖𝑎 𝑀𝑒𝑚𝑜𝑟𝑖𝑎
1 0 ↑ 1 0
0 1 ↑ 0 1
1 1 ↑ 𝐶𝑜𝑛𝑚𝑢𝑡𝑎 𝑜 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑡𝑎 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜 𝑑𝑒𝑙 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜
𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎𝑟 𝑙𝑜𝑠 𝑒𝑠𝑡𝑎𝑑𝑜𝑠 𝑑𝑒 𝑄 (𝑡 + 1) 𝑒𝑛 𝑙𝑎𝑠 𝑠𝑎𝑙𝑖𝑑𝑎𝑠

𝑝𝑜𝑟 𝑚𝑎𝑝𝑎𝑠 𝑑𝑒 𝑘𝑎𝑟𝑛𝑎𝑢𝑔ℎ

𝑇𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑎𝑠𝑖

𝑄𝑡+1 = 𝐽𝑄̅ + 𝑄𝐾
̅

3.3.4. FLIP FLOP D

Este tipo de FF a diferencia de los FF RS y JK, este está gobernado por una entrada de control la cual
se la representa por una letra D(data), la operación de este FF es simple ya que Q cambiará al estado
de D cuando se tenga una PGT en CLK, es decir que D = Q en los PG.
 𝐸𝑛𝑡𝑟𝑎𝑑𝑎𝑠 𝑆𝑎𝑙𝑖𝑑𝑎𝑠
𝐷 𝐶𝐿𝐾 𝑄 𝑄̅
0 ↑ 0 1
1 ↑ 1 0

Este tipo de FF aparenta de tener la misma entrada y salida, pero no es así debido a la señal que se
recibe en CKL esté de cierta manera limita el momento en el cual cambiará el estado de la salida.

𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎𝑟 𝑙𝑎 𝑡𝑎𝑏𝑙𝑎 𝑑𝑒 𝑓𝑢𝑛𝑐𝑖𝑜𝑛𝑎𝑚𝑖𝑒𝑛𝑡𝑜

𝑝𝑜𝑟 𝑚𝑎𝑝𝑎𝑠 𝑑𝑒 𝑘𝑎𝑟𝑛𝑎𝑢𝑔ℎ

𝑇𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑎𝑠𝑖

𝑄(𝑡 + 1) = 𝐷

3.3.5. FLIP FLOP T

Este FF es una versión del FF JK con la variación de que este tiene únicamente una entrada
denominada T (Toggle), la operación de este FF es de complementar la salida que se tenía anterior
mente cuando este en estado 0 será de memoria y en el estado 1 será de complemento, este FF es
la versión del FF JK con una entrada.

𝐸𝑛𝑡𝑟𝑎𝑑𝑎𝑠 𝑆𝑎𝑙𝑖𝑑𝑎𝑠
𝑇 𝐶𝐿𝐾 𝑄 𝑄̅
0 ↑ 𝑚𝑒𝑚𝑜𝑟𝑖𝑎 𝑚𝑒𝑚𝑜𝑟𝑖𝑎
1 ↑ 𝐶𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜 𝐶𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜 𝑑𝑒𝑙 𝑐𝑜𝑚𝑝𝑙𝑒𝑚𝑒𝑛𝑡𝑜
𝑬𝒋𝒆𝒎𝒑𝒍𝒐

𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎𝑟 𝑙𝑎 𝑡𝑎𝑏𝑙𝑎 𝑑𝑒 𝑓𝑢𝑛𝑐𝑖𝑜𝑛𝑎𝑚𝑖𝑒𝑛𝑡𝑜

𝑇𝑒𝑛𝑖𝑒𝑛𝑑𝑜 𝑎𝑠𝑖

𝑄(𝑡 + 1) = 𝑄𝑇̅ + 𝑄̅ 𝑇 = 𝑄 ⊕ 𝑇

3.3.6. APLICACIONES

Los FF disparados por flancos son dispositivos versátiles que pueden usarse en una amplia variedad
de aplicaciones, incluyendo el conteo, el almacenamiento de datos binarios, la transferencia de
datos desde un lugar hacia otro y muchas más. Casi todas estas aplicaciones utilizan la operación
sincronizada del FF. Muchas de ellas entran en la categoría de los circuitos secuenciales. En un
circuito secuencial las salidas siguen una secuencia predeterminada de estados en donde un nuevo
estado ocurre cada vez que se produce un pulso de reloj.
3.4. TEOREMAS DE MOORE Y MEALY
3.4.1. TEOREMA DE MOORE

En la teoría de la computación, una Máquina de Moore es un autómata de estados finitos para el

cual la salida en un momento dado solo depende de su estado en ese momento, mientras la
transición al siguiente estado depende del estado en que se encuentre y de la entrada introducida.
El diagrama de estados para una máquina Moore incluirá una señal de salida para cada estado.
Comparada con la Máquina de Mealy, la cual mapea transiciones en la máquina a salidas.

La mayoría de las máquinas electrónicas están diseñadas como sistemas secuenciales síncronos. Los
sistemas secuenciales síncronos son una forma restringida de máquinas de Moore donde el estado
cambia solo cuando la señal de reloj global cambia. Normalmente el estado actual se almacena
en Flip-flops, y la señal de reloj global está conectada a la entrada "clock" de los flip-flops.

Una máquina electrónica de Moore típica incluye una cadena de Lógica combinacional para
decodificar el estado actual en salidas (lambda). El instante en el cual el estado actual cambia,
aquellos cambios se propagan a través de la cadena. y casi instantáneamente las salidas cambian (o
no cambian). Hay técnicas de diseño para asegurar que no ocurran errores de corta duración en las
salidas durante el breve periodo mientras esos cambios se están propagando a través de la cadena,
pero la mayoría de los sistemas están diseñados para que los glitches (errores) durante el breve
tiempo de transición sean ignorados. Las salidas entonces permanecen igual indefinidamente (por
ejemplo, los LED’s permanecen brillantes, la batería permanece conectada a los motores, etc.),
hasta que la máquina de Moore cambia de estado otra vez.

Las salidas dependen solo del estado presente.

Las entradas intervienen en la decisión del próximo estado.

• DIAGRAMA DE ESTADOS MOORE

𝑬𝒋𝒆𝒎𝒑𝒍𝒐
Diseñar un circuito con una entrada y una salida que tenga el siguiente comportamiento:

• La salida se pone a 1 cuando por su entrada se reciben tres o más unos consecutivos Recordar
que las salidas van asociadas al estado
Ahora las salidas se pondrán dentro del círculo del estado

El circuito tiene una entrada (X) y una salida (Z)

Iniciamos el planteamiento de los estados:

Planteamos un primer estado (S0) en el que ha llegado un ‘0’.

La salida estará a ‘0’ Planteamos un segundo estado (S1) en el que ha llegado un ‘1’.

La salida estará a ‘0’ Planteamos un tercer estado (S2) en el que han llegado dos ‘1’ consecutivos.

La salida estará a ‘0’ Ahora necesitamos introducir un estado S3 que indique que se han recibido
tres o más ‘1’. La salida estará a ‘1’

Vamos planteando las transiciones entre estados:

Cuando estamos en S0 y recibimos un ‘0’, seguimos en S0

Cuando estamos en S0 y recibimos un ‘1’ pasamos a S1

Cuando estamos en S1 y la entrada es ‘0’ pasamos a S0

Cuando estamos en S1 y la entrada es ‘1’ pasamos a S2

Cuando estamos en S2 y la entrada es ’0’ pasamos a S0

Cuando estamos en S2 y la entrada es ‘1’ pasamos a S3

Cuando estamos en S3 y la entrada es ‘0’ pasamos a S0

Cuando estamos en S3 y la entrada es ‘1’ seguimos en S3

Lo expresado en el diagrama anterior hay que expresarlo en forma de tabla

Ahora la salida va en una columna aparte, porque está asociada al estado

Se asigna a cada estado una combinación de salidas de los biestables

Como tenemos 4 estados, necesitamos dos biestables

La combinación de estados hay que ponerla en código gray

Para este ejemplo empleamos un biestable JK

En cada casilla se Introduce el valor de próximo estado del biestable

Utilizando la tabla de excitación como un mapa de Karnaugh, se obtienen las expresiones de las
entradas del biestable y de la salida.
Se implementa el circuito

3.4.2. TEOREMA DE MEALY

En la teoría de la computación, una Máquina de Mealy es un tipo de máquina de estados finitos que
genera una salida basándose en su estado actual y una entrada. Esto significa que el Diagrama de
estados incluirá ambas señales de entrada y salida para cada línea de transición.

Las máquinas de Mealy suministran un modelo matemático rudimentario y eficiente para las
máquinas de cifrado. Considerando el alfabeto de entrada y salida del alfabeto Latino, por ejemplo,
entonces una máquina de Mealy puede ser diseñada para darle una cadena de letras (una secuencia
de entradas), esto puede procesarlo en un string cifrado (una secuencia de salidas). Sin embargo,
aunque se podría probablemente usar un modelo de Mealy para describir una Máquina Enigma, el
diagrama de estados sería demasiado complejo para suministrar medios factibles de diseñar
máquinas de cifrado complejas.
Las salidas dependen del estado presente y del valor de las entradas

• Diagramas de Estado de Mealy

𝑬𝒋𝒆𝒎𝒑𝒍𝒐

Vamos planteando las transiciones entre estados:

Cuando estamos en S0 y recibimos un ‘0’, seguimos en S0. La salida será ‘0’

Cuando estamos en S0 y recibimos un ‘1’ pasamos a S1. La salida será un ‘0’

Cuando estamos en S1 y la entrada es ‘0’ pasamos a S0. La salida está a ‘0’

Cuando estamos en S1 y la entrada es ‘1’ pasamos a S2. La salida está a ‘0’

Cuando estamos en S2 y la entrada es ’0’ pasamos a S0. La salida está a ‘0’

Cuando estamos en S2 y la entrada es ‘1’ podemos permanecer en S2 con la salida a ‘1’, indicando
que han llegado tres o más ‘1’ consecutivos

Lo expresado en el diagrama anterior hay que expresarlo en forma de tabla

Se asigna a cada estado una combinación de salidas de los biestables

Como tenemos 3 estados es necesario 2 biestables

Para este ejemplo elegimos un biestable D

En cada casilla se Introduce el valor de próximo estado del biestable

Utilizando la tabla de excitación como un mapa de Karnaugh, se obtienen las expresiones de las
entradas del biestable y de la salida

Implementando el circuito

4. Conclusiones

En el presente informe se logró entender a cabalidad la esencia de los circuitos secuenciales

y así poder explicar de forma adecuada la generalidad de estos que nos serán útiles en la
formación profesional.

Se consiguió entender como es el funcionamiento de un latch el cual se basa en un circuito

de realimentación, comprendiendo la influencia de las entradas en sus salidas y el estado
anterior del circuito pudiendo así abarcar el tema de flip-flops donde se logró comprender
el funcionamiento que tienen los diferentes tipos de flip flops y así poder usarlos cuando
sea necesario a lo largo de nuestra formación académica profesional

Se logró estructurar el diseño general de las maquinas de Moore y Mealy a partir de los
teoremas que nos presentan dándole así un mejor uso a los Latches y flip-flops en estos.
5. Bibliografía
Floyd, T. L. (2006). Fundamentos de sistemas digitales. En Fundamentos de sistemas digitales (pág.
1024). Madrid: PEARSON EDUCACIÓN S.A.

Gajski, D. D. (1997). Principio de diseño digital. En Principio de diseño digital (pág. 488). Madrid:
PRENTICEHALLIBERIA. .

Ingenieria Mecafenix. (24 de abril de 2017). Obtenido de Ingenieria Mecafenix:

https://www.ingmecafenix.com/electronica/flipflop/

Les Ingenieurs. (1 de marzo de 2016). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=jHbiMWhGPzw&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=26

Les Ingenieurs. (2 de marzo de 2016). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=ShQwsahdLOc&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=27

Les Ingenieurs. (2 de marzo de 2016). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=Gpliq_1qxh0&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=28

Les Ingenieurs. (3 de marzo de 2016). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=M9toqPQghaA&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=29

Les Ingenieurs. (3 de marzo de 2016). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=QIs4lorH3G4&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=30

Les Ingenieurs. (6 de mayo de 2019). Obtenido de Les Ingenieurs:

https://www.youtube.com/watch?v=cZpHjIIwu5k&list=PLenmbJvDQ_-C11s_-
FRBnzJHYslfierID&index=32

monografias.com. (s.f.). Obtenido de monografias.com:

https://www.monografias.com/trabajos107/maquinas-secuenciales/maquinas-
secuenciales.shtml

slideshare. (16 de mayo de 2012). Obtenido de slideshare:

https://es.slideshare.net/otmolllllll/latches-y-flip-flops

Tocci, Ronald J.; Widmer, Neal S.; Moss, Gregory L.;. (2007). SISTEMAS DIGITALES PRINCIPIOS Y
APLICACIONES. En SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES (pág. 939). Mexico:
PEARSON EDUCACIÓN S.A.
yoscarlenovo. (14 de noviembre de 2015). Obtenido de yoscarlenovo:
https://yoscarlenovo.wixsite.com/circuitos-digitales/single-post/2015/11/14/latches-
flipflops-y-temporizadores