INFORME DE CIRCUITOS LOGICOS

PRACTICA 1

TEMA: IMPLEMENTACION DE UN LATCH RS

INTEGRANTES: JESUS DAVID GUTIERREZ ELMERT PEREZ CESAR RUIZ

ENTREGADO A: INGENIERA SURIZADAY SEVERICHE MAURY

UNIVERSIDAD DE SUCRE FACULTAD DE INGENIERIA TECNOLOGIA EN ELECTRONICA SINCELEJO SUCRE 15/09/10

INTRODUCCION Los circuitos lgicos han revolucionado la industria automotriz, debido a la unin o conexin de varios dispositivos que realizan funciones diferentes entre s. En este informe, hablaremos de los circuitos integrados que estn combinados, especficamente, del latch RS, que es aquel que esta combinado con circuitos integrados combinacionales, con dispositivos de memoria. No est dems decir el significado de un latch. Un latch es un circuito que opera, dependiendo de las entradas, para producir una salida, las cuales, se utilizan para determinar valores binarios y gurdalos en elementos de memoria. En el respectivo laboratorio, hicimos pruebas del comportamiento de este latch como veremos en este informe, en relacin con su funcionamiento y como es aplicado en la vida diaria.

OBJETIVOS

Objetivos generales

1. Analizar y comprender el funcionamiento del latch 2. Aprender a construir un circuito de dispositivo de memoria 3. Estudiar la operacin de compuertas NOR y NAND interconectadas con realimentacin para inducir comportamientos de cerrojo

Objetivos especficos

1. Reconocer un latch RS en cualquier situacin 2. Diagnosticar fallas cuando presente problemas en cualquier circuito en donde este aplicando su funcionamiento 3. Poner en prctica los temas vistos en clases

MATERIALES

COMPONENTES: 1. 2. 3. 4. 5. 1 IC 7402 1 IC 7400 1 LED de 3mm 2 Interruptores SPST 1 Resistencia de 330

HERRAMIENTAS 1. Cable UTP AWG24 2. Pinza de punta plana 3. Pinza de corte diagonal

INSTRUMENTOS 1. Fuente de voltaje 5Vdc 2. Multimetro 3. Tablero de conexiones

PROCEDIMIENTO Montamos el circuito de la figura 1.

Figura 1 Analizamos el circuito cerrando y abriendo los interruptores y los resultados los llevamos a la tabla 1. Cuando las entradas estn activas o desactivadas. ENTRADAS R S 0 0 0 1 1 0 1 1 SALIDAS Reposo al empezar y mantiene el estado anterior Reset=0 Set=1 Prohibido= 0 Tabla 1

Armamos el circuito de la figura 2

Figura 2 Hicimos pruebas cerrando y abriendo interruptores comportamiento y los resultados se muestran en la tabla 2 para ver el

ENTRADAS R S 0 0 0 1 1 0 1 1

SALIDAS Prohibido=0 Set=1 reset=0 Reposo al empezar y mantiene el estado anterior Tabla 2

ANALISIS DE RESULTADO

Como pudimos observar, en la figura 1 y 2, son dos tipos de latchs que poseen en la salida, diferentes respuestas dependiendo de su entrada. En la figura 2, destacamos un latch NAND, el cual por su estructura y funcionalidad, produjo los resultados que estn en la tabla 2. Las entradas correspondientes de la latch NAND, en cierta combinacin, producen una salida, cuando sus entradas son 0-0, su salida es invlida o prohibida debido a que, de cierto modo, no decide si enviarla a 1 o 0. Cuando sus entradas son 0-1, su salida es 1, (set), a este proceso se le conoce como establecer el latch. Cuando sus entradas son 1-0, su salida es 0 (reset), a este proceso se le conoce como borrado o restablecer el latch y por ltimo, cuando su entrada es 1-1, el latch queda en reposo y no tiene efecto en el estado de la salida, lo que tambin llamamos estado anterior, debido a que sus salidas permanecern en el estado en que se hayan encontrado antes de esta ejecucin. En la figura 1, destacamos un latch NOR, sus combinaciones producen una salida igual que la NAND pero totalmente diferente, es decir, totalmente opuesta a la latch NAND con respecto a las salidas. Cuando sus entradas son 0-0, su salida es estado anterior. Cuando sus entradas son 0-1, su salida es 0, (reset). Cuando sus entradas son 1-0, su salida es 1 (set), y cuando su entrada es 1-1, su salida es invalida tal como se muestra en la tabla 2

CONCLUSIONES Podemos concluir: 1. Los latchs son, de cierta manera, flip flop, las cuales, responden set y reset dependiendo de la entrada suministrada a este, sin disparar flancos. 2. Estos latchs estn retroalimentados transversalmente, es decir , que la salida de una de las compuertas, es una de las entradas de la otra y adems, en la salida, por lo general, solo presentados respuestas, 1 y 0, y son totalmente, inversamente proporcionales, mientras en una su salida es uno, en la otra tiene que ser cero y viceversa, 3. Los procesos de una Latch NAND y latch NOR, son totalmente opuestos si estamos hablando de la salida de cada una de ellas (dependiendo de las entradas set y reset que se le suministran). Las entradas son las mismas en ellas si hablamos de cantidad, pero si hablamos de resultados, consecuentes de las entradas a estos dispositivos, son totalmente opuestos debido a su composicin y su funcionalidad de cada una de ellas. ya depende de cada persona, usar la que mejor le es correspondida para una optima eficiencia en lo que se va a emplear.

BIBLIOGRAFIA 1. 2. 3. 4. WWW.WIKIPEDIA.ES MONOGRAFAS EL RINCN DEL VAGO SISTEMAS DIGITALES-PRINCIPIOS Y APLICACIONES DECIMA EDICIN, RONALD J. TOCCI