Nombres: Vanessa Lozano, Jhon Delgadillo

Cod: 702334, 702374

Actividad 1

Tipos de osciladores.

 Oscilador de puente Wien:

El oscilador por rotación de fase estudiado es muy sencillo y funciona con facilidad. Sin
embargo, según veremos, su estabilidad en frecuencia es más bien pobre, haciéndolo
inviable para aplicaciones de precisión.
Se puede sustituir la red de rotación de fase por un circuito conocido como puente
de Wien cuya aplicación más conocida es la medición de impedancias. En la figura 23
se muestra un diagrama esquemático del oscilador resultante. En la figura 24 se ha
abierto el lazo para el análisis de las condiciones de oscilación.
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

De la observación de la figura 24 se concluye que la tensión de salida del bucle

abierto es la diferencia entre dos divisores de tensión aplicados a la salida del
amplificador; uno dependiente de la frecuencia y el otro, independiente. El primer divisor
es

Operando algebraicamente se obtiene

El segundo divisor está dado por

Restando ambos divisores y dividiendo por la tensión de entrada, es decir,

Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

se obtiene

Pretendemos que en s = jωo la ganancia de bucle abierto sea Vi’/Vi real. Bastará para ello
con que el segundo término lo sea; y, como su numerador es imaginario puro, basta con
que el denominador también sea imaginario. Ello sucede cuando

por lo tanto,

Si se elige

Resulta

lo que simplifica el cálculo de la frecuencia de oscilación.

Veamos ahora la condición de oscilación relativa a la ganancia del bucle. Reemplazando
la frecuencia de oscilación en (56), se cumple

o bien, dado que a > 0

Obsérvese que la oscilación se da cuando la realimentación positiva es mayor que la

negativa. La máxima realimentación positiva ocurre para ω = ωo.

 Oscilador Colpitts
En la figura 2 se muestra el esquema de un oscilador Colpitts configurado en colector
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

común. Este circuito funciona mediante un divisor de voltaje capacitivo formado por C1 y
C2
que está en resonancia con el inductor L1.

Para obtener el determinante del circuito se obtiene el modelo en pequeña señal

que se muestra en la figura 3. Para este modelo se considera la capacitancia Cp entre la
base y el emisor del BJT es lo suficientemente pequeña en comparación a C1, y como C1
y Cp están en paralelo la capacitancia C1 absorbe el efecto de Cp. También se considera
que la impedancia del capacitor C2 que está en paralelo con la resistencia Ro, que se
muestra en el modelo de la figura 1, es lo suficientemente pequeña como para despreciar
el efecto de Ro
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

Entonces las ecuaciones obtenidas según la ley de Kirchhoff son las siguientes:
𝑖1𝑠𝐿 + 𝑖2 𝑠𝐶1 + 𝑖3 𝑠𝐶2 = 0
𝑖1 − 𝑖4 − 𝑖5 − 𝑖2 = 0 𝑖2 𝑠𝐶1 − 𝑖5𝑅𝑝 = 0
𝑖2 + 𝑖5(1 + 𝑔𝑚𝑅𝑝) − 𝑖3 = 0
𝑖1𝑠𝐿 − 𝑖4 𝑠𝐶𝑢 = 0
A partir de las ecuaciones de mallas se obtiene la determinante del circuito que es:

La matriz del sistema también puede ser escrita empleando las ecuaciones de nodos
y voltajes. En este caso se obtendría la siguiente matriz:

Sin importar la matriz que se use el resultado de la frecuencia de oscilación y

condición de oscilación obtenida es la misma. Al igualar la parte real del determinante a
cero, ℝ{𝐷} = 0, se obtiene la frecuencia de resonancia del circuito:
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

 Oscilador Clapp
Esta es otra topología común en los osciladores transistorizados cuyo modelo solo
varía del oscilador Colpitts en el hecho de que se agrega un capacitor en serie con el
inductor. Este capacitor funciona como medio para sintonizar la frecuencia de oscilación
predefinida al construir el circuito. El modelo del oscilador Clapp se muestra en la figura 4.

Las ecuaciones del circuito son prácticamente las mismas que el oscilador Colpitts
entonces solo se cambia 𝑠𝐿 a 𝑠𝐿 +1/𝑠𝐶3, basándose en el esquema de la figura 3 se
obtiene la siguiente matriz del sistema:

Al igualar la parte real del determinante a cero, ℝ{𝐷} = 0, se obtiene la frecuencia

de resonancia del circuito:

Al igualar la parte imaginaria del determinante a cero,𝕀{𝐷} = 0, se obtiene la

condición de oscilación del circuito:
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

Que es la misma que el oscilador Colpitts, lo que implica que en el diseño no es

necesario tomar en cuenta la magnitud del capacitor C3 para estar dentro del rango de
oscilación del circuito. Pero hay que tener en cuenta que en la frecuencia de oscilación la
impedancia del inductor debe ser mayor a la del capacitor C3 para que se mantenga la
reactancia positiva en este segmento del circuito; ya que la suma de las impedancias de
C1, C2, C3 y L1 debe ser cero (Gonzalez, 2006).

Como se observa en la figura 5 cuando los valores de los capacitores se encuentran a

un margen considerable de la condición de oscilación se obtiene la máxima amplitud de
las oscilaciones. Mientras que en la figura 6 se observa el caso en el que la relación de
los capacitores C1 y C2 todavía están dentro de la condición de oscilación, pero están
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

más cerca al valor de 𝑔𝑚 ∙ 𝑅𝑝 por lo que la amplitud de las oscilaciones obtenidas

disminuye considerablemente.

Lazos de fase cerrada.

En el esquema simplificado de la figura 1 supusimos la existencia de un elemento

de circuito capaz de comparar directamente las fases de las dos señales, produciendo
una señal proporcional a la diferencia de fases, KD⋅∆ϕ. Desgraciadamente no es posible
construir tal dispositivo, por lo cual se lo reemplaza por un circuito multiplicador (de
nominado detector de fase multiplicativo) seguido por un filtro pasábajos. Si suponemos
que las dos señales que ingresan al mismo son

entonces la multiplicación de estas señales conduce, aplicando conocidas identidades

trigonométricas, a

Si suponemos que ω1 − ω2 << ω1 + ω2, y que el filtro pasabajos tiene su frecuencia de

corte entre estas dos frecuencias, la frecuencia ω1 + ω2 se elimina, y entonces podemos
concluir que

Pero (ω1 − ω2)t es precisamente la diferencia de fase ∆ϕ entre ambas señales, de donde

Esta relación se ha representado en la figura 2, donde se observa, además, que en las

proximidades de π/2 la relación es bastante lineal. En ese caso es posible aproximar aún
más la ecuación (5), que queda:
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

La alinealidad puede eliminarse si en lugar de utilizar un multiplicador lineal se

utiliza un circuito de tipo OR-exclusivo, cuya respuesta es

donde sg(x) es la función signo. Suponiendo que las dos señales tienen semiperíodos
simétricos y que tienen un defasaje ∆ϕ, como se muestra en la figura 3(a), podemos
calcular el valor medio en un periodo como

relación indicada en la figura 3b.

Lo anterior muestra que en la figura 1 podemos sustituir el comparador de fase

por un detector de fase multiplicativo y un filtro pasabajos, como se ve en la figura 4.
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

NOTA: El razonamiento anterior se hizo suponiendo que tanto ω1 como ω2 eran

constantes. Si son variables, ya no es cierto que ϕ = ω⋅t, sino que ϕ = ∫ω dt, o, lo que es lo
mismo, ω(t) = ϕ’(t) (ver Apéndice 1).

La aproximación (6) es válida sólo cuando la diferencia de fase se encuentra próxima π/2.
Para diferencias de fase cercanas a π o a 0 el comparador de fase exhibe un
comportamiento alineal y tiende a saturarse. ¿Qué sucede en ese caso? Simplemente, la
realimentación se interrumpe, las frecuencias dejan de ser iguales, y entonces la fase
salta periódicamente entre valores positivos y negativos, tendiendo a un promedio nulo.
Lo mismo sucede en el caso del detector OR-exclusivo cuando el defasaje intenta ir por
debajo de 0 o por encima de π. En este caso se dice que el PLL funciona
desenganchado. Dado que el VCO recibe una tensión nula, en el caso ideal produciría a
su salida una señal de frecuencia también nula. Sin embargo, por razones de orden
práctico que veremos enseguida conviene que, con entrada nula, genere alguna
frecuencia no nula, que se denomina frecuencia libre.

Sintetizadores de frecuencia

En la Tabla 1.1 se muestra una división de los sintetizadores de frecuencia en cuatro

grupos principales entre los que se encuentran los sintetizadores analógicos directos
(DAS), los sintetizadores digitales directos (DDS), los basados en PLL (phase-locked
loop) y los basados en DLL (delay-locked loop) [1].

Inicialmente se comenzó haciendo síntesis directa que consistía en efectuar, con una o
más señales de frecuencia estable, operaciones de mezclado, multiplicación y división a
fin de obtener en la salida una señal cuya frecuencia fuera la deseada. Este método tiene
la ventaja de que si el oscilador base es muy estable también lo son las frecuencias de
salida. Además, permite obtener una resolución muy fina. Dentro de la síntesis directa se
encuentran los sintetizadores analógicos (DAS). Su funcionamiento coincide con el
explicado en el párrafo anterior pero además posee las ventajas de facilitar una alta
velocidad de cambio de frecuencia y una excelente pureza del espectro. Sin embargo,
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

tiene un coste elevado y un alto consumo de potencia. Por lo tanto no son adecuados
para equipamientos portátiles, ni para un número elevado de frecuencias de salida
requeridas.

Por otro lado, se encuentran los sintetizadores digitales directos (DDS). Éstos usan
circuitos digitales para crear, manipular y modular una señal digitalmente y un convertidor
digital-analógico (DAC) para transformar una señal digital en analógica. Se caracterizan
por un comportamiento muy bueno en cuanto a ruido de fase, pero tienen el inconveniente
de generar una gran cantidad de espurios. Debido a la gran revolución de la tecnología
digital, los DDS has llegado a ser una técnica de síntesis de frecuencia de importante
crecimiento en aplicaciones como radares, satélites, comunicaciones inalámbricas, etc.
[3].
En la Figura 1.2 se muestra un ejemplo de sintetizador DDS con una tabla de consulta
(denominada como lookup table), localizada en una memoria ROM, que convierte la
palabra de fase en una palabra de amplitud de un seno/coseno.
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

Los problemas ocasionados por los sintetizadores directos llevaron a desarrollar otros
tipos de sintetizadores denominados indirectos, como los basados en PLL o basados en
DLL.
La topología basada en PLL ha visto generalizado su uso en los últimos años debido a su
simplicidad y su bajo coste. Este circuito permite, mediante una señal de referencia,
controlar un bucle y obtener en la salida una señal cuya estabilidad en frecuencia
depende de la estabilidad de la propia señal de referencia. Además de la estabilidad en
frecuencia permite obtener una variación discreta de la frecuencia de salida [2].
A continuación, se proporcionará una visión general de los dos tipos principales de
sintetizadores de frecuencia basados en PLL que se pueden encontrar: con N-entero o
con N-fraccional.
La diferencia principal entre ambos es que, en el sintetizador con N-entero, la frecuencia
de salida es un múltiplo entero de la frecuencia de referencia y por lo tanto la resolución
mínima se corresponde con esa frecuencia de referencia. Mientras que en el caso de un
sintetizador con N-fraccional, al ser la salida un múltiplo fraccional de la frecuencia de
referencia, la resolución mínima puede ser mucho menor que la frecuencia de referencia,
como por ejemplo un 10%. En la Figura 1.3 y la Figura 1.4 se muestra un ejemplo de cada
uno de estos tipos de sintetizadores basados en PLL, cuyos bloques serán explicados
posteriormente.
Nombres: Vanessa Lozano, Jhon Delgadillo
Cod: 702334, 702374

Otro tipo de sintetizador de los comentados anteriormente es el basado en DLL, popular

debido a su simplicidad. Un DLL es similar a un PLL pero reemplazando el VCO por una
línea de retardos controlada por tensión (VCDL). La principal desventaja de este sistema
es que su frecuencia de salida no es programable; además el factor de multiplicación es
limitado y tiene un alto consumo de potencia. En la Figura 1.5 se muestra el diagrama de
bloques de un sintetizador basado en DLL.