FUNDACION UNIVERSITARIA DE SAN GIL – INGENIERIA ELECTRONICA 1

ELECTRONICA DIGITAL 2

LATCHES, FLIP-FLOPS Y
TEMPORIZADORES
Autores: Jonathan Mancera Mesa, Yeifer Julian Archila.

Resumen— En este laboratorio analizamos e II. OBJETIVOS

implementamos los Latch Tipo D y S-R, además de
los Flip-Flops Tipo D y J-K, y a su vez el temporizador Generales.
555 en sus modos de trabajo Astable y Monoestable,
realizando 6 montajes electrónicos. -Entender el comportamiento del Latch, Flip-Flops y
temporizador.
Términos Relevantes— Flip-Flop, Latch, Específicos.
Temporizador, Astable, Monoestable, Frecuencia.
-Verificar datos teóricos con prácticos en el osciloscopio.
I. INTRODUCCION -.Comprobar las tablas de Verdad de los Flip-Flops y los
latches.
En este laboratorio se inicia el estudio de los
fundamentos de la lógica secuencial. Se cubren los -Determinar la configuración adecuada del temporizador
circuitos biestables, monoestables y los dispositivos 555, en sus diferentes modos de trabajo.
lógicos aestables, denominados multivibradores. Los
dispositivos biestables se dividen en dos categorías: Flip- -Determinar la diferencia entre el latch y el Flip-Flop.
Flops y latches. Poseen dos estados estables,
denominados SET (activación) y RESET (desactivación),
en los cuales se pueden mantener indefinidamente, lo
que les hace muy útiles como dispositivos de III. MATERIALES
almacenamiento. La diferencia básica entre latches y
Flip-Flops es la manera en que cambian de un estado a
otro. Los Flip-Flops son los bloques básicos de  Fuente de voltaje de 5VDC.
construcción de los contadores, registros y otros circuitos  1 Osciloscopio
de control secuencial, y se emplean también en ciertos  5 tablillas de conexiones (protoboard)
tipos de memorias. El multivibrador monoestable, tiene  4 Dual Flip-Flops J-k 74HC112N
un único estado estable, genera un único impulso de  2 Dual Flip-Flops D 74LS74AN
anchura controlada cuando se activa o dispara. [1]  2 Capacitores de 10uF
 1 Capacitor de 22uF
 1Capacitor de 0.1uF
 1 Diodo Rectificador 1n4001
 1 Compuerta NOR 74LS02
 1 Compuerta NAND 74LS00
 3 Temporizadores (NE555)
 2 Dip swich de 2 entradas.
 Resistencias de varios valores
 Alambre para conexiones

Ilustración 1- Circuito Integrado Flip-Flop J-K

FUENTE: https://yoscarlenovo.wixsite.com/circuitos-digitales/single-
post/2015/11/14/LATCHES-FLIPFLOPS-Y-TEMPORIZADORES
 FUNDACION UNIVERSITARIA DE SAN GIL – INGENIERIA ELECTRONICA 2
ELECTRONICA DIGITAL 2
3. Después de terminar el montaje, verificamos con un
multímetro si a la salida de cada uno de los circuitos
IV. PROCEDIMIENTOS, RESULTADOS Y integrados estamos obteniendo el resultado deseado.
OBSERVACIONES
B. Resultados
1. Detector de transición de Impulsos
- Utilizando el osciloscopio conectamos una sonda de
medición a la señal de reloj y la otra a la salida del circuito,
A. Procedimiento
como se muestra en la Ilustración 4.

1. Realizamos la respectiva simulación, diseñando una

señal de reloj con el temporizador 555 en modo
ASTABLE, con una frecuencia de 1Khz, su salida fue
conectada a la entrada de una compuerta NAND, que a
su vez tiene en la segunda entrada la misma señal de
reloj pero negada por una compuerta NOT, por último la
salida de la compuerta NAND es negada por una
compuerta NOT, como se muestra en la Ilustración 2.

Ilustración 4- Medición realizada con el Osciloscopio

C. Observaciones
- Podemos observar que efectivamente el circuito detecta
cada impulso de reloj en su flanco ascendente, la salida
es similar a la de la entrada pero el ancho de pulso es
menor.

Ilustración 2- Simulación del Detector de transición de Impulsos en

Proteus. 2. Memoria de Almacenamiento en paralelo de 4 Bits

2. Realizamos el montaje en la Protoboard utilizando el

datasheet del circuito integrado 74LS04 (Compuerta
A. Procedimiento
NOT) y el 74LS00 (Compuerta NAND), como se muestra
en la ilustración 3.
1. Realizamos la respectiva simulación, utilizando 4 Flip-
Flops Tipo D conectados en paralelo, su señal de reloj
de entrada está dada por un pulsador conectado en Pull
Down, sus entradas D están conectadas a 4 Dip switch
conectados en Pull Down que serán los 4 Bits que darán
los datos que nuestra memoria almacenara, como se
muestra en la Ilustración 5.

Ilustración 3-Montaje en Protoboard del Detector de transición de

Impulsos.

Ilustración 5-. Simulación de la Memoria de Almacenamiento en

paralelo de 4 Bits en proteus.
 FUNDACION UNIVERSITARIA DE SAN GIL – INGENIERIA ELECTRONICA
ELECTRONICA DIGITAL 2
2. Realizamos el montaje en la Protoboard utilizando el
datasheet del circuito integrado 74LS74AN el cual es un
Flip-Flop Dual Tipo D, como se muestra en la Ilustración
6.
Ilustración 6- Montaje en Protoboard de la Memoria de
almacenamiento en paralelo de 4 bits.
.
3. Después de terminar el montaje, verificamos con un
multímetro si a la salida de cada uno de los circuitos
integrados estamos obteniendo el resultado deseado.
B. Resultados
- Utilizando una fuente de 5 Voltios alimentamos nuestro
circuito y utilizando los dip switch determinamos los datos
que queremos que se almacenen y con el pulsador
damos la señal para que estos se almacenen, como se
muestra en la Ilustración 7.
Ilustración 7-Funcionamiento de la Memoria de almacenamiento en
paralelo de 4 bits
C. Observaciones
- Podemos observar que efectivamente el circuito
almacena los datos que le indiquemos en el dip switch
siempre y cuando le demos la orden mediante el
pulsador.
3
3. Divisor de frecuencia por 10.
A. Procedimiento
1. Realizamos la respectiva simulación, diseñando una
señal de reloj con el temporizador 555 en modo
ASTABLE, con una frecuencia de 1Khz y un duty cicle del
30%, utilizamos 4 Flip-Flops Tipo J-K las entradas J , K y
SET la conectamos a un 1 Lógico es decir a 5V+, la señal
del 555 la conectamos a la entrada de clock del primer
Flip-Flop, la salida Q del primer Flip-Flop la conectamos
a la entrada clock del segundo Flip-Flop y así
sucesivamente hasta llegar a la salida Q del cuarto Flip-
Flop, esta salida Q la conectamos a una entrada de una
compuerta NAND y en la otra entrada de la compuerta
NAND conectamos la salida Q del segundo Flip-Flop, la
salida de la compuerta estará conectada al RESET de
todos los Flip Flops es decir que cuando el conteo llegue
a 10 la compuerta enviara un 0 y activara el RESET
dejando en 0 los Flip Flops e iniciara nuevamente el
conteo, como se muestra en la Ilustración 8.
Ilustración 8- Simulación del divisor de frecuencia x10 en proteus.
2. Realizamos el montaje en la Protoboard utilizando el
datasheet del circuito integrado 74HC112 el cual es un
Flip-Flop Dual Tipo J-K y 74LS00 (Compuerta NAND),
como se muestra en la Ilustración 9.
Ilustración 9- Montaje en Protoboard del divisor de frecuencia x10
en proteus
3. Después de terminar el montaje, verificamos con un
multímetro si a la salida de cada uno de los circuitos
integrados estamos obteniendo el resultado deseado.
 FUNDACION UNIVERSITARIA DE SAN GIL – INGENIERIA ELECTRONICA 4
ELECTRONICA DIGITAL 2
B. Resultados 3. Contador binario de 4 bits.

-Utilizando el osciloscopio conectamos una sonda de A. Procedimiento

medición a la señal de reloj y la otra a la salida del circuito,
como se muestra en la Ilustración 10 y 11.
1. Realizamos la respectiva simulación, diseñando una
señal de reloj con el temporizador 555 en modo
ASTABLE, con una frecuencia de 1Khz y un duty cicle del
30%, utilizamos 4 Flip-Flops Tipo J-K las entradas J , K y
SET la conectamos a un 1 Lógico es decir a 5V+, la señal
del 555 la conectamos a la entrada de clock del primer
Flip-Flop, la salida Q del primer Flip-Flop la conectamos
a la entrada clock del segundo Flip-Flop y así
sucesivamente hasta llegar a la salida Q del cuarto Flip-
Flop, hasta que el conteo llegue a 15, como se muestra
en la Ilustración 12.

Ilustración 10- Medición con osciloscopio del divisor de frecuencia

x10.

Ilustración 12- Simulación del contador binario de 4 bits en proteus.

2. Realizamos el montaje en la Protoboard utilizando el

datasheet del circuito integrado 74HC112 el cual es un
Flip-Flop Dual Tipo J-K, como se muestra en la Ilustración
13.

Ilustración 11-Medicion en osciloscopio en proteus del divisor de

frecuencia x10.

C. Observaciones
- Podemos observar que efectivamente el circuito
realizado está dividiendo la señal de reloj de entrada en
10 es decir que por cada 10 pulsos de reloj de entrada
hay 1 pulso de salida. Ilustración 13-Montaje en Protoboard del contador binario de 4 Bits.

3. Después de terminar el montaje, verificamos con un

multímetro si a la salida de cada uno de los circuitos
integrados estamos obteniendo el resultado deseado.
 FUNDACION UNIVERSITARIA DE SAN GIL – INGENIERIA ELECTRONICA
ELECTRONICA DIGITAL 2
B. Resultados
- Utilizando una fuente de 5 Voltios alimentamos nuestro
circuito, inicialmente observamos que con los displays 7
segmentos no se obtuvo el resultado deseado y
utilizamos un led en las 4 salidas Q para evidenciar el
cambio en el contador.
5
debido a que una mal interpretación o una mala
información no permite obtener lo buscado.
- Utilizar un punto de tierra común para cada una
de las fuentes de nuestros circuitos es de gran
importancia ya que al no tener un punto común
nuestras mediciones pueden tener una variación.

C. Observaciones
- Podemos observar que efectivamente el circuito realiza
un conteo binario de 0 a 15, para obtener un resultado
que se muestre en los displays 7 segmentos se debe
realizar un mapa de Karnaugh para cada uno de los 7
leds del display. BIBLIOGRAFIA

[1]https://es.wikipedia.org/wiki/Amplificador_operac
ional

AUTORES

Jonathan Mancera Mesa, Yeifer Julián Archila

IV. CONCLUSIONES

- Durante el desarrollo de este laboratorio

debemos tener en cuenta buena distribución de
los componentes en la Protoboard ya que si no
se hace es difícil entender entradas y salidas de
nuestro circuito.

- Es importante calcular matemáticamente y

simular el circuito en proteus pues es ahí donde
comprobamos ya que si no se hace esto
obtendremos errores inminentes que dificultará
dar veracidad u obtener buenos resultados.

- Analizar la información dada o como en este caso

los comentarios hechos son fundamentales