ALGEBRA DE BOOLE

ssaaS

PRIMER INFORME DE SISTEMAS DIGITALES

PEREZ GIL, Jose Luis

MEDINA ROLDÁN, Néstor Alonso
ZAVALA MAGARIÑO, Daniel Antonio
1. Fundamento teórico:
Familias lógicas:
Una familia lógica es un conjunto de circuitos integrados que implementan distintas
operaciones lógicas compartiendo la tecnología de fabricación y en consecuencia, presentan
características similares en sus entradas, salidas y circuitos internos. La similitud de estas
características facilita la implementación de funciones lógicas complejas al permitir la directa
interconexión entre los chips pertenecientes a una misma familia.

Características generales de las familias lógicas.

Las características más importantes de un circuito digital son su velocidad, su consumo de

potencia, su inmunidad al ruido y su confiabilidad.

-La velocidad: mide la rapidez de respuesta de las salidas de un circuito digital a cualquier
cambio en sus entradas.

-El consumo de potencia: mide la cantidad de corriente o de potencia que consume un circuito
digital en operación.

-La inmunidad al ruido: mide la sensibilidad de un circuito digital al ruido electromagnético

ambiental.

-La confiablidad: mide el período útil de servicio de un circuito digital.

Entre las familias más importantes tenemos:

a) Familia TTL:

La familia lógica TTL (Transistor – Transistor – Logic) es la más común de todas las familias
lógicas.
Los circuitos integrados TTL implementan su lógica interna, exclusivamente basándose en
transistores bipolares NPN y PNP, diodos y resistencias. La familia TTL está disponible en dos
versiones: la serie 54 y la serie 74. La primera se destina a aplicaciones militares y la segunda a
aplicaciones industriales y de propósito general.

La familia TTL o bipolar se divide en las siguientes categorías o subfamilias básicas:

-TTL estándar.
-TTL Schottky (S).
-TTL de baja potencia (L).
-TTL Schottky de baja potencia (LS).
-TTL de alta velocidad (H).
-TTL Schottky avanzada (AS).
-TTL Schottky de baja potencia avanzada (ALS).𝑉𝑚𝑖𝑛

daniel zavala 2
Inversor TTL

El circuito básico implementado en tecnología TTL es el inversor. Su topología se observa en la

siguiente figura:

Figura 1.Inversor TTL

Tensión de alimentación (+𝑽𝑪𝑪 )

El voltaje de alimentación es de + 5 Voltios, con: 𝑉𝑚𝑖𝑛 = 4.75 Voltios y 𝑉𝑚á𝑥 =5.25 Voltios. Por
encima del voltaje máximo el circuito integrado se puede dañar y por debajo del voltaje mínimo el
circuito integrado no funcionaría adecuadamente.

Niveles de voltaje

-De 0V a 0.8V, para el estado bajo.

-De 2.4V a 5V, para el estado alto.

b) Familia CMOS:
La familia lógica CMOS (Complementary metal-oxide-semiconductor), utiliza transistores
MOSFET complementarios canal N y canal P como elementos básicos de conmutación. Los
circuitos integrados digitales fabricados mediante tecnología CMOS se pueden agrupar en las
siguientes categorías o subfamilias básicas:

-CMOS estándar.
-CMOS de alta velocidad (HC).
-CMOS compatible con TTL (HCT).
-CMOS equivalente a TTL (C).

Familia CMOS estándar.

La familia CMOS estándar comprende principalmente los dispositivos que se designan como
40XX (4012, 4029, etc.) y 45XX (4528, 4553, etc.). Existen dos series generales de dispositivos
CMOS designadas “A” y “B”.

daniel zavala 3
Los dispositivos de la serie “A” se designan con el sufijo “A” o simplemente no lo traen impreso
(4011A = 4011). Todos los dispositivos de la serie “B” llevan el sufijo B.

La principal diferencia entre los dispositivos de las series A y B está en que los CMOS “B”
contienen una circuitería interna de protección que reduce el riesgo de daño al dispositivo por
el fenómeno de descarga electrostática.

Inversor CMOS

Su topología se observa en la siguiente figura:

Figura 2.Inversor CMOS

Tensión de alimentación (+𝑽𝑫𝑫 )

Tienen un amplio margen de tensión comprendido entre +3 V y +18 V.

Niveles de voltaje

-De 0 V a 0.3𝑽𝑫𝑫 para el estado bajo.

-De 0.7𝑽𝑫𝑫 a 𝑽𝑫𝑫 para el estado alto.

Comparación TTL – CMOS:

• Los componentes CMOS son usualmente más caros que los equivalentes en TTL. Sin
embargo, la tecnología CMOS es más barata a nivel de sistema, esto debido a los chips que
poseen un menor tamaño además que requieren menos regulación.

• Los circuitos CMOS no drenan tanta potencia como los TTL en los períodos de inactividad. Sin
embargo, el consumo de potencia de los CMOS se incrementa más rápidamente que los TTL al
aumentar la velocidad del reloj. Un menor consumo de corriente requiere menor distribución
de la fuente de alimentación, teniendo como producto un diseño más sencillo y barato.

• Debido a que los tiempos de subida y bajada son mayores, la transmisión de las señales
digitales resulta más sencilla y barata con los chips CMOS.

daniel zavala 4
• Los componentes CMOS son más susceptibles a daños por descargas electrostáticas con
respecto a los componentes TTL.

• En la siguiente tabla se dan los valores de los parámetros característicos de dos circuitos
integrados que implementan la misma función lógica en las familias TTL (74LS00) y CMOS
(CD4011) cuando ambos son alimentados con 5V que es el estándar para la familia TTL, y está
dentro del rango de alimentación de la familia CMOS 4000 (VALIM entre 3 y 18V). Ambos chips
incluyen cuatros compuertas NAND de dos entradas.

2. Objetivos:

1. Identificar los circuitos integrados de tecnología digital.

2. Comprobar el funcionamiento de los circuitos integrados TTL y CMOS.

3. Uso del manual de circuitos integrados y la terminología empleada.

3. Procedimiento:

daniel zavala 5
 1. Del manual de C.I, defina lo siguiente:

a) Niveles lógicos TTL.

En el estudio de los circuitos lógicos, existen cuatro especificaciones lógicos

diferentes:𝑉𝐼𝐿 , 𝑉𝐼𝐻 , 𝑉𝑂𝐿 , 𝑉𝑂𝐻 .

-𝑉𝐼𝐿 : Máxima tensión de entrada que se interpreta como estado bajo

-𝑉𝐼𝐻 : Mínima tensión de entrada que se interpreta como estado alto
-𝑉𝑂𝐿 : Máxima tensión de salida que se garantiza para el estado alto
-𝑉𝑂𝐻 : Mínima tensión de salida que se garantiza para el estado alto

En los circuitos TTL

𝑉𝐼𝐿 es la tensión de entrada válida para el rango 0 a 0.8 V que representa un nivel
lógico 0 (BAJO).

El rango de tensión 𝑉𝐼𝐻 representa la tensiones válidas de un 1 lógico entre 2 y 5 V.

El rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos

valores no son permitidos.
El rango de tensiones de salida , 𝑉𝑂𝐿 , 𝑉𝑂𝐻 se muestra en la siguiente figura:

Figura 3.Niveles lógicos TTL

b) Niveles lógicos CMOS.

En la siguiente figura se muestran las tensiones 𝑉𝐼𝐿 , 𝑉𝐼𝐻 ,𝑉𝑂𝐿 , 𝑉𝑂𝐻 válidas para los
dispositivos CMOS de nivel +5 VDC.

daniel zavala 6
 Figura 4.Niveles lógicos CMOS

c) Inmunidad al ruido:

La inmunidad al ruido es el grado de tolerancia a las variaciones no deseadas en el nivel de la

señal de entrada, esto al mismo tiempo se encuentra asociado con el margen de ruido.

Todos los circuitos lógicos deben de tener incluida la capacidad de tolerar fluctuaciones en la
tensión de sus entradas sin que se llegue a cambiar el estado de la tensión original de entrada

d) Margen de ruido:

Se define como la diferencia entre los niveles lógicos límite del circuito de salida y los valores
del circuito de entrada, también se conoce por inmunidad al ruido, indica hasta qué punto los
circuitos son inmunes a las variaciones en los niveles lógicos debido a las perturbaciones
originadas por el ruido. Se puede decir que el margen de ruido, es el máximo voltaje de ruido
adicionado a una señal de entrada de un circuito digital de modo que no cause un cambio
indeseable en la salida del circuito.

e) Disipación de potencia:

Representa la cantidad de energía consumida por una compuerta mientras sus entradas están
estables. El fabricante generalmente especifica los requisitos de tensión y corriente de
alimentación para el circuito integrado.

La disipación en DC puede calcularse como el producto de la tensión de alimentación por la

máxima corriente de alimentación. Muchas veces la corriente depende del estado bajo o alto
de la salida de la compuerta, o de las salidas de todo el CI. En estos casos, es necesario conocer
la relación existente entre la cantidad de tiempo en estado alto y la cantidad de tiempo en
estado bajo.

daniel zavala 7
Para ciertos tipos de compuerta la potencia disipada durante la conmutación es distinta a la
potencia disipada en estado estable. En estos casos, la potencia total disipada depende de la
tasa de conmutación entre niveles (que se incrementa al aumentar esta tasa) por lo que el
fabricante provee del grafico potencia vs frecuencia de operación.

Figura 5.Gráfica Potencia vs frecuencia.

f) Retardo de propagación:

Se define como retardo de propagación o tiempo de retardo el lapso que transcurre entre el
instante en que la entrada conmutando alcanza el 50% del cambio total y el momento en que
la salida alcanzó el 50% del cambio correspondiente tal como se muestra en la siguiente
figura:

Figura 6.Gráifca del tiempo de retardo

El retardo de propagación depende de la complejidad de la función que ejecute el circuito

analizado. Para realizar comparaciones de velocidad de funcionamiento de distintas familias se

daniel zavala 8
toma como referencia el retardo correspondiente a la compuerta más simple, o sea la
compuerta inversora.

g) Producto velocidad-Potencia:

La velocidad de una familia lógica y su disipación de potencia son los dos factores principales
que pueden diferenciarla de las demás y que todos los fabricantes tratan de mejorar.

La velocidad de una familia lógica viene determinada por el retardo de propagación típico de la
misma (tp). El fabricante tratará de minimizar este factor (tp), así como el consumo.

Estas dos propiedades se suelen dar en un producto de ambas, que se mide en pico julios (pJ) y
este siempre se tratará de reducir en lo posible.

Observando podemos sacar nuestras propias conclusiones: entre ellas, que la familia TTL que
presenta una mejor relación velocidad-consumo es la TTL-ALS y en general, la familia ACL
supera a todas ampliamente.

h) Fan in y Fan out:

Fan in (Número máximo de entradas, cargabilidad de entrada, abanico de entrada o FAN-IN):

Es el número máximo de entradas que pueden tener una compuerta de una determinada
familia lógica sin afectar su funcionamiento.

Fan out (Número máximo de salidas, cargabilidad de salida, abanico de salida o FAN-OUT):

Es el número de máximo de compuertas que pueden conectarse a la salida sin degradar los
niveles lógicos (sin reducir el margen de ruido).

2. Obteniendo la curva de transferencia de la puerta NAND a partir de C.I. 74LS00.

Figura 7.Circuito a analizar V1 y V0.

daniel zavala 9
Tabla de los valores obtenidos:

V1 V0
0 5
0.14 5
0.21 5
0.34 5
0.41 5
0.9 5
1.01 2
1.12 2
1.23 2
1.34 2
1.44 2
1.94 2
2.08 2
2.22 2
2.5 2
2.54 0
3.3 0
3.11 0
3.51 0
4 0
5 0
Graficando cada punto:

Figura 8.Colocando los puntos hallados.

daniel zavala 10
 Figura 9. Pasando la Figura 8 a rectas

3. Utilizando el manual de C.I. TTL, verifique en el laboratorio la lógica de

funcionamiento de los siguientes C.I verificando su tabla de funcionamiento.

CODIGO DESCRIPCION
74LS00 NAND DE DOS ENTRADAS
74LS02 NOR DE DOS ENTRADAS
74LS04 NOT
74LS08 AND DE DOS ENTRADAS
74LS32 OR DE DOS ENTRADAS
74LS86 OR-EXCLUSIVO

a. NAND DE DOS ENTRADAS 74LS00 :

i. SIMULACION

Figura 10. Compuerta NAND

ii. TABLA DE VERDAD

daniel zavala 11
 SIMULACION A B f

0 0 1

0 1 1

1 0 1

1 1 0

b. NOR DE DOS ENTRADAS 74LS02

i. SIMULACION

Figura 11. NOR

daniel zavala 12
 ii. TABLA DE VERDAD

SIMULACION A B f

0 0 1

0 1 0

1 0 0

1 1 0

c. NOT 74LS04

i. SIMULACION:

Figura 12. NOT

daniel zavala 13
 ii. TABLA DE VERDAD

SIMULACION A f

0 1

1 1

d. AND DE DOS ENTRADAS 74LS08

i. SIMULACION

Figura 13. Compuerta AND

ii. TABLA DE VERDAD

SIMULACION A B f

0 0 0

0 1 0

daniel zavala 14
 1 0 0

1 1 1

e. OR DE DOS ENTRADAS 74LS32

i. SIMULACION

Figura 14. Compuerta OR

ii. TABLA DE VERDAD

SIMULACION A B f

0 0 0

daniel zavala 15
 0 1 1

1 0 1

1 1 1

f. OR-EXCLUSIVO 74LS86

i. SIMULACION

Figura 15. Compuerta X-OR

ii. TABLA DE VERDAD

SIMULACION A B f

0 0 0

daniel zavala 16
 0 1 1

1 0 1

1 1 0

4. Implemente en el laboratorio el circuito lógico mostrado y haciendo uso de una tabla

de combinaciones hallar el valor de f(w,x,y,z). verifique los valores teóricos con los
obtenidos en el laboratorio. Considere la entrada w la más significativa.

a. SIMULACION DEL CIRCUITO:

Figura 16. Circuito en general.

daniel zavala 17
 b. TABLA DE VERDAD:
X Y Z W f
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

5.
6. Para los circuitos que se muestran en las figuras 1 y 2, encuentre su tabla de
combinaciones, determine qué tipo de compuerta son y a que familia lógica
pertenecen.

a.

Figura 17. Circuito a analiza.

daniel zavala 18
SIMULACION A B S

0 0 0

0 1 0

1 0 0

daniel zavala 19
 1 1 1

b. A continuación se muestra el circuito que vamos a elaborar:

Figura 18. Circuito 2 a analizar.

daniel zavala 20
Simulando los diversos casos:

Simulación A B S

0 0 0

0 1 1

1 0 1

daniel zavala 21
 1 1 1

-Observando los casos simulados y comparando con las tablas de las compuertas lógicas nos
damos cuenta que es idéntica a la compuerta OR por lo tanto sería una compuerta OR de la
familia TTL.

Figura 19. Compuerta OR

7. Usando el circuito de la figura, ajuste P1 para que 𝑽𝑰𝑳 sea 0.8V. Ajuste P2 para
que 𝑰𝑶𝑯 sea 400uA. Medir 𝑽𝑶𝑯 = . Ponga el miliamperímetro en el pin de
entrada de la compuerta y mida 𝑰𝑰𝑳 = .

daniel zavala 22
 Figura 20. Circuito simulado.

Como se observa en el circuito usamos un potenciómetro de 20k para obtener 400uA.

Obtenemos valores de la simulación:

Figura 21. Circuito con los valores ideales.

𝑉𝑂𝐻 = 4.96𝑉

𝐼𝐼𝐿 = 100𝑢𝐴

Valores obtenidos experimentalmente:

𝑉𝑂𝐻 = 2.98𝑉

𝐼𝐼𝐿 = 700𝑢𝐴

8. Usando el circuito de la figura, ajuste P1 para que 𝑽𝑰𝑯 =3.5v. Ajuste P2 para que
𝑰𝑶𝑳 = 𝟖𝒎𝑨. Mida bajo estas circunstancias 𝑽𝑶𝑳 = .Cambie el miliamperímetro al
pin de entrada de la compuerta y mida 𝑰𝑰𝑯 = .

daniel zavala 23
 Figura 21. Circuito a simular

Figura 22. Circuito con los valores ideales.

Valores obtenidos en la simulación:

𝑉𝑂𝐿 = 0.08𝑉

𝐼𝐼𝐻 = 0.1𝑚𝐴

Valores obtenidos en la experimentación:

𝑉𝑂𝐿 = 0.17𝑉

𝐼𝐼𝐻 = 0.024𝑚𝐴

daniel zavala 24