CARRERA: TECNOLOGA EN ELECTRNICA

MATERIA: Circuitos Digitales I

CUADERNILLO DE PREGUNTAS
EXAMEN FINAL

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre

1. La funcin equivalente implementada por el circuito de la figura corresponde a

__ __
A. Y = A . B
2.

B. Y = A + B
El circuito secuencial de la Figura es del tipo

A. Asincrnico
B. Asimtrico
3. La figura 1.

C. Y = A . B
__ __
D. Y = A + B

C. Simtrico
D. Sincrnico

Es un diagrama de tiempo de la hoja de datos del 74ls190, donde presenta las

secuencias tpicas de carga, de conteo e inhibicin. Asuma que el estado inicial del contador de la
Figura 2. se da al presionar el pulsador inicio, luego de soltar el pulsador la secuencia de conteo
ser,

Figura 1. Hoja datos C.I. 74LS190

Figura 2. Contador.

Los pines CTE, D/U\, LD,RCO y MX/MIN corresponden a ENABLE, DOWN/UP, LOAD, RIPPLE CLOCK y
MAX/MIN Respectivamente.

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre
A [ 00 hasta 87 ] y se repite.
B [ 00 hasta 88 ] y se detiene

C [ 00 hasta 89 ] y se repite
D [ 87 hasta 00 ] y se repite

4. La figura indica la tabla de excitacin de un circuito secuencial sincrnico que posee

la secuencia (8,12,4) y repite, El Flip Flop D es el mas significativo, Los valores de
binarios necesarios para las entradas de los Flip Flops(TD,TC.TB,TA), sern
Estado
Estado siguiente
Entrada de los
Presente
Flip-Flos
D C B A D(t+1) C(t+1) B(t+1) A(t+1) TD TC TB TA
1 0 0 0 1
1
0
0
1 1 0 0 0
1
0
0
0 1 0 0 1
0
0
0
A. 1100, 0100, 1100
C. 0000, 1000, 1100
B. 0100, 1100, 0100
D. 0100, 1000, 1100
5. La memoria EEPROM tiene 15 lneas de direccionamiento ( Ao A14 ) y una
palabra de 8 bits, la capacidad de la memoria en Kbits es
A. 32
C. 128
B. 64
D. 256
6. El nmero binario 111011111101 corresponde al nmero hexadecimal.
A.
FBE
C. EFC
B.
EFD
D. BEF
7. la ecuacin de boole simplificada de la tabla de verdad del circuito que posee tres
variables de entrada (C,B,A) y una salida Yo, es

8. La forma de onda de la salida Q del El diagrama de Tiempo para el Flip -Flop de la

figura es

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre

9. La seal de entrada del Flip Flop tipo T, que tiene su entrada T conectada a +Vcc y
tiene una seal de Reloj con frecuencia de 2Khz, la salida Q tendr una frecuencia
en Khz de
A
4
C. 1
B.
2
D. 0.5
Lea los siguientes prrafos y responda las preguntas 10 a 12.
The 27C16 is a high speed 16K UV erasable and electrically reprogrammable CMOS
EPROM, ideally suited for applications where fast turnaround, pattern experimentation
and low power consumption are important requirements.
The 27C16 is packaged in a 24-pin dual-in-line package with transparent lid. The
transparent lid allows the user to expose the chip to ultraviolet light to erase the bit
pattern.
Read Mode: The 27C16 has two control functions, both of which must be logically
active in order to obtain data at the outputs. Chip Enable (CE) is the power control and
should be used for device selection. Output Enable (OE) is the output control and
should be used to gate data to the output pins, independent of device selection.
Standby Mode: The 27C16 has a standby mode which reduces the active power
dissipation by 98%, from 26.25 mW to 0.53 mW. The 27C16 is placed in the standby
mode by applying a TTL high signal to the CE input. When in standby mode, the
outputs are in a high impedance.
10. La forma de reprogramar y borrar una memoria EPROM es
A. ambas elctricamente.
B. por luz ultravioleta, elctricamente
C. ambas por luz ultravioleta
D. elctricamente, luz ultravioleta.
11. Para que la memoria opere en modo de lectura se debe activar la funcin de control
A. habilitacin de chip y habilitacin de salida.
B. habilitacin de dato y habilitacin de seleccin.
C. control de salida y control de dato.
D. habilitacin de lectura y habilitacin de salida.
12. la memoria opera en el modo standby aplicando una seal TTL
A. alta a la entrada de habilitacin de salida.
B. baja a la entrada habilitacin de salida.
C. alta a la entrada de habilitacin de chip.

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre
D. baja a la entrada de habilitacin de chip.
13. El estado inicial del circuito secuencial sincrnico de la figura se da al presionar el
pulsador inicio, El estado incial DCBA y el estado siguiente D(t+1) C(t+1) B(t+1)
A(t+1) sern, respectivamente,

A.
0100, 1011
C.
1011, 0101
B.
1011, 1000
D.
1011, 0100
14. Las seales de Reloj y Clear del Flip -Flop de la figura son activas, respectivamente,
por
A. flanco de subida y
B. flanco de bajada y
C. flanco de subida y
D. flanco de bajada y

nivel alto.
nivel alto.
nivel bajo.
nivel bajo.

15. El estado presente del circuito secuencial es BA = 00. El estado siguiente

B(t+1) A(T+1) cuando se presente el nuevo pulso de reloj ser

A.
01
C. 00
B.
11
D. 10
16. El circuito de la figura es un multiplexor implementado mediante compuertas con
salida tri state y un decodificador. Los pines G1, G2A, G2B del decodificador son
las entradas de habilitacin, las entradas de seleccin son CBA, siendo C el BIT mas
significativo, las salidas del decodificador son (Y0 Y7) activas por nivel bajo.
El 74125 es un buffer con Salida Tri -state activa por nivel bajo.
La seal que aparece en la salida Y es

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre

A. alta impedancia; porque, el decodificador est deshabilitado y por lo tanto

ninguna compuerta con salida tri - state estar activa.
B. X1, porque el la salida Y1 del decodificador se encuentra activa, y esta habilita
al la compuerta tri-estate que tiene como entrada X1.
C. X4, porque el la salida Y4 del decodificador se encuentra activa, y esta habilita
al la compuerta tri-estate que tiene como entrada X4.
D. corto circuito; porque, el decodificador esta deshabilitado y por lo tanto todas las
compuertas con salida tri-state estarn activas.
17. El estado presente del circuito secuencial sincrnico de la figura es DCBA = 1101,
el estado siguiente D(t+1) C(t+1) B(t+1) A(t+1) ser

A.
B.

0110
1010

C. 0010
D. 1110

18. La funcin F generada a la salida del multiplexor 74151 es:____________________

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre
19. Disee en VHDL un sistema que active una alarma a las 6 de la tarde y la desactive
alas 6 de la maana.
________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

________________________________

20. Cules son los tipos de mquinas de estados y cules son sus diferencias.

EXAMEN FINAL DE CIRCUITOS DIGITALES I

NOMBRES ___________________________

_________________________

CDIGO

_________________________

___________________________

NOTA_____________

FECHA_________________________

1. A.

B.

C.

D.

2. A.

B.

C.

D.

3. A.

B.

C.

D.

4. A.

B.

C.

D.

5. A.

B.

C.

D.

6. A.

B.

C.

D.

7. A.

B.

C.

D.

8. A.

B.

C.

D.

Examen Final de Circuitos Digitales II

Ing. Henry Alfonso Romero Mestre
9. A.

B.

C.

D.

10. A.

B.

C.

D.

11. A.

B.

C.

D.

12. A.

B.

C.

D.

13. A.

B.

C.

D.

14. A.

B.

C.

D.

15. A.

B.

C.

D.

16. A.

B.

C.

D.

17. A.

B.

C.

D.

18.
19.
20.
EXITOS!

EXAMEN FINAL DIGITALES II

HOJA SOLUCIN No 1 150607IN028
NOMBRE___________________________________________NOTA_____________
CDIGO______________________________FECHA_________________________

1.

A.

B.

C.

D.

I, 2, LOGICA COMB

2.

A.

B.

C.

D.

I, 1 LOGICA SEC

3.

A.

B.

C.

D.

I, 2 ANALISIS LS

4. A.

B.

C.

D.

I, 2 DISEO LS

5. A.

B.

C.

D.

6. A.

B.

C.

D.

I, 2 S. NUMERICOS

7. A.

B.

C.

D.

I, 2 MAPA KARNAUHT

8. A.

B.

C.

D.

I, 2 ANALISIS LS

9. A.

B.

C.

D.

I, 3 FF

10. A.

B.

C.

D.

I, 1 ROM

11. A.

B.

C.

D.

I, 2 ROM

12. A.

B.

C.

D.

I, 2 ROM

13. A.

B.

C.

D.

I, 2 ANALISIS LS

14. A.

B.

C.

D.

I, 3 FF

15. A.

B.

C.

D.

I, ANALISIS LS

16. A.

B.

C.

D.

I, 3 LOGICA COMB

17. A.

B.

C.

D.

I, 3 ANALISIS LS

18. A.

B.

C.

D.

P, 3 L COMB

19. A.

B.

C.

D.

I, 2 LOGICA COMB

20. A.

B.

C.

D.

I, 1 DISEO LS.

I, 2 SIS NUMERICOS

ARMANDO MORA GOMEZ

DOCENTE FESSJ