Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CAPTULO 1
FUNDAMENTOS DE LA FSICA DE LOS SEMICONDUCTORES
1. INTRODUCCIN
El diodo tiene un papel muy importante en la tecnologa moderna. Prcticamente cada
sistema electrnico, desde el equipo de audio hasta el computador usa diodos de una u otra forma.
El diodo puede ser descrito como un dispositivo de dos terminales, el cual es sensible a la
polaridad. Es decir la corriente en el diodo puede fluir en una direccin solamente (descripcin
ideal).
El primer diodo de vaco, basado en el fenmeno de emisin termo-onica (emisin de
electrones de un alambre metlico calentado), data de comienzos de 1900. Alrededor de 30 aos
despus, el diodo semiconductor fue introducido comercialmente. El primer diodo fue probado en
1905. La tecnologa de semiconductores de germanio y silicio se introdujo en los aos 30.
El diodo semiconductor, algunas veces llamado diodo de estado slido, tiene muchas
ventajas importantes sobre el diodo de vaco. El diodo de estado slido es mucho ms pequeo,
barato, y muy confiable. Actualmente los diodos de vaco son usados en muy raras ocasiones.
1.1 La Fsica de los Semiconductores
El comportamiento del diodo de estado slido (y luego el del transistor) puede ser
comprendido a travs del anlisis de la estructura atmica de los materiales usados en su
construccin. Antes de realizar este anlisis se deben comprender algunos aspectos generales de la
teora atmica.
1.1.1
El tomo puede ser modelado como una estructura que tiene un ncleo compuesto de protones
(p+) y neutrones, ms una capa o nube electrnica que lo envuelve, la cual esta compuesta slo de
electrones (e).
Los electrones tienen carga negativa, los neutrones no tienen carga y los protones tienen carga
positiva.
q(e)= 1.610-19 C
q(p+)= +1.610-19 C
11
Capa externa: e
que orbitan el ncleo (mantenidos unidos al ncleo debido a la fuerza
elctrica y nuclear, principalmente)
rbitas de eNcleo
2
8
18
32
50
72
98
12
Ncleo
Ncleo
K
L
N (Capa de
Valencia)
Capa de
Valencia
(a)
(b)
Fig. 1.2 Descripcin simplificada del tomo de Germanio, Ge (32 e- ). a) Distribucin por
capas, las capas K, L y M estn completas, ltima capa (N) incompleta. b) Detalle
de la capa de Valencia (capa N en este caso), la cual contiene 4 electrones.
1.2
Bandas de Energa
13
E
Banda de Conduccin
(B.E. P)
Banda de Valencia
(capa M, 4 niveles completos, 14 vacos)
(B.E. P)
8 niveles de Energa
(capa L, 8 niveles completos)
(B.E. P)
(B.E. P)
14
Fig. 1.4 Diagrama de Energa de un elemento cualquiera, en el que se indican los valores
asociados a su banda de Conduccin y la de Valencia.
El concepto de espacio de energa puede ser mostrado con el ejemplo numrico de la fig.
1.4. En sta se puede observar que las energas asociadas a las bandas externas son:
Energa Banda de Valencia
0.5-0.6 eV
Energa Banda de Conduccin
1.8-1.9 eV
Banda de E. Prohibida
0.6-1.8 eV
para mover un e- de la B. de V. a la B. de C. se requiere un
mnimo de 1.2eV
(eV: Electrn-Volt 2 )
1.3 Conductores, Semiconductores y Aisladores
La conductividad elctrica esta directamente relacionada a la densidad de e- libres.
Por ejemplo un buen conductor tiene una densidad de e- libres de 1023/cm3, y un aislador
de 10/cm3. Los semiconductores con una densidad entre 108/cm3 - 1014/cm3.
La densidad de e- libres est estrechamente relacionada a la estructura atmica, en
particular al espacio de energa entre los e- de Valencia y los de Conduccin e- libres.
1eV=1.610-19 J
1J= 1CoulombVolt
15
Barrera de Energa
Espaciamiento
atmico del cristal
Banda de Valencia
C
Si
Ge
Sn
Fig. 1.5 Diagrama de bandas de Energa para distintos tipos de materiales. Se observa que
mientras menor es el espaciamiento atmico del Cristal, se requiere ms energa
para mover los e- desde la banda de Valencia a la de Conduccin.
El tipo de diagrama de energas de la fig. 1.5 se utiliza para ilustrar la cantidad de energa
necesaria para que los electrones alcancen la banda de conduccin. El eje de abscisas de esta
grfica es el espaciamiento atmico del cristal. A medida que aumenta el espaciamiento, el ncleo
ejerce menos fuerza en los electrones de valencia. El eje esta marcado con el espaciamiento
atmico para cuatro materiales. El Carbono (C) es un aislante en forma cristalina (diamante). El
Silicio (Si) y el Germanio (Ge) son semiconductores, y el Estao (Sn) es un conductor. La barrera
de Energa mostrada en la figura representa la cantidad de energa externa requerida para mover
los electrones de valencia hacia la banda de conduccin.
16
1+
Notacin utilizada::
2+
3+
10
1+
3
1
6+
11
6
6
7+
8+
9+
7
15
5+
12
14
4+
13
17
1+
2+
3+
10
4+
6+
5+
5
4
11
hueco 5
+
e- libre
7+
8+
8
9+
9
12
Fig. 1.7 Generacin par electrn-hueco. Cuando un e- llega a ser libre (por ejemplo,
mediante energa calrica) "deja" o "produce" un hueco en su lugar.
1.5 Dopado (contaminado)
En la construccin de semiconductores, la concentracin de e- libres debe ser
cuidadosamente controlada y no se debe permitir que sea dependiente de la temperatura. Este
control es realizado por la incorporacin cuidadosa de cantidades discretas de impurezas en la
estructura atmica del semiconductor. Este proceso es conocido como dopado. Dependiendo del
tipo de impurezas usados, el proceso de dopado resulta en un incremento de la concentracin de
huecos, e- libres en el semiconductor original.
Si inyectamos en la estructura atmica tomos que tienen cinco e- de valencia (fsforo,
arsnico, antimonio), la estructura cristalina contendr un e- (por cada impureza inyectada al
tomo) que no son parte del enlace covalente. Este electrn es fcilmente movido de su rbita
hacia la banda de conduccin y llega a ser un e- libre. Luego, la energa del gap ha sido
substancialmente reducido por el proceso de dopado. Un semiconductor, que ha sido inyectado
con impurezas donadoras, es llamado de material tipo N (negativo debido al gran nmero de elibres).
18
2+
electrn extra
4+
6+
5+
5
Atomo Donador
(5e- de Valencia)
8+
Fig. 1.8 Detalle del enlace covalente entre un material donador (tomo n5 con 5 e- de
valencia) y un material con 4 e- de valencia (tomos 2, 4, 6 y 8). El enlace
covalente estable es de 8e- y est completo y sobra 1 e-.
2+
hueco
4
4+
6+
5+
5
Atomo Aceptador
(3e- de Valencia)
8+
Fig. 1.9 Detalle del enlace covalente entre un material Aceptador (tomo n5 con 3 e- de
valencia) y un material con 4 e- de valencia (tomos 2, 4, 6 y 8). El enlace
covalente estable de 8e- no est completo (falta 1 e- por cada enlace).
Introduciendo impurezas con tres electrones de valencia (boro, aluminio, galio, indio) Se
puede controlar la concentracin de huecos, ya que cada impureza trivalente agrega un hueco a la
estructura atmica. Estas impurezas son llamadas tomos aceptadores, debido a que producen un
Apunte de Clases de Electrnica R.G.C.
19
Ec (E. conduccin)
Ea (E. promedio)
E
n
e
r
g
Ev (E. valencia)
Ec
Ea
Ev
Ec (E. conduccin)
Ea (E. promedio)
Ev (E. valencia)
110
portadores minoritarios
106
Corriente neta:
51012 106 (port. mayoritarios)
111
Huecos, h+
(alta densidad)
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
Difusin h+
+
+
+
+
+
+
iones
negativos
+
+
+
+
+
+
Difusin e-
+
+
+
+
+
+
+
+
+
+
+
+
iones
positivos
+
+
+
+
+
+
Regin de
Deplexin
Simbologa:
: in positivo.
: in negativo.
Fig. 1.12 Distribucin de e- y h+ en la vecindad de la juntura p-n. a) Antes que la difusin
tenga lugar. b) Despus que se produce la difusin.
Debido a su mutua repulsin, todos los electrones libres en el lado n tienden a difundirse
esparcirse en todas direcciones algunos se difunden a travs de la unin hasta que se logra el
equilibrio.
Apunte de Clases de Electrnica R.G.C.
112
113
Potencial de barrera
Despus de cierto punto, la capa de agotamiento acta como una barrera para la posterior
difusin de e- libres a travs de la unin. Por ejemplo, imagnese un e- libre en la regin n
difundindose a la izquierda hacia el interior de la capa de deplexin. Aqu encuentra una pared
negativa de iones empujndolo hacia la derecha. Si el e- libre tiene suficiente energa, puede
romper la pared y entrar a la regin p, donde cae en un hueco y crea otro ion negativo.
La energa de la capa de agotamiento contina aumentando con cada cruce de e- hasta que
llega al equilibrio; en este punto la repulsin interna de la capa de agotamiento detiene la difusin
posterior de e- libres a travs de la unin.
El voltaje producido a travs de la unin depende de la energa promedio del electrn de
las regiones P y N. Esto se aclara cuando examinamos el diagrama de energa de la unin, fig.
1.14. El equilibrio producido a travs de la unin hace que la energa promedio de los electrones
sea la misma para los dos materiales.
E
n
e
r
g
Ec (E. conduccin)
E
n
e
r
g
Ec
Eap
Ev (E. valencia)
Ev
Tipo P
Tipo N
EaP-EaN
Ec
EpromN
EpromP
Ev
P
N
Ev
Fig. 1.14 Realineamiento de los niveles de energa despus del contacto de los materiales.
114
No hay Corriente
de Corrimiento
Difusin de portadores
mayoritarios
h+
P
eN
huecos
portadores
mayoritarios
electrones
portadores
mayoritarios
+ Vbr - Regin de
Deplexin eliminada
R
I, corriente en el
sentido convencional
+
VB
Fig. 1.15 Diodo polarizado directo. El voltaje de la batera es mayor que el voltaje
producido en la regin de deplexin al estar en contactos los dos materiales.
115
116
Corriente de
Difusin
Corriente
de corrimiento
eh+
Regin de Deplexin
aumentada
I, corriente en el
sentido convencional
VB
Fig. 1.16 Diodo polarizado inverso. El voltaje de la batera es mayor que el voltaje
producido en la regin de deplexin al estar en contactos los dos materiales.
Claramente, Is depende principalmente (casi completamente) de la concentracin de
portadores minoritarios, o de la disponibilidad total de estos portadores. Ya que los portadores
minoritarios tienen una concentracin mucho ms baja (en materiales dopados) que los portadores
mayoritarios, como un resultado, Is es varios ordenes de magnitud ms pequeo que la corriente
directa (en polarizacin directa). Tpicamente, Is es solamente de unos pocos A (10-6), mientras
que la corriente directa es de 100 a 200mA (tpico para un diodo de Germanio). Para diodos de
Silicio, Is es tpicamente de slo unos pocos pA.(10-12).
Si se invierte la polaridad de la fuente de alimentacin a la juntura p-n se fuerza a los e- de
la regin n a que se alejan de la unin hacia el terminal positivo de la fuente, asimismo los huecos
de la regin P se mueven alejndose de la unin en direccin al terminal negativo (sin embargo,
esto no es recombinacin).
Descripcin del proceso que ocurre durante la polarizacin inversa del diodo:
Durante la polarizacin inversa del diodo, los e- salientes dejan ms iones positivos de la
unin, y los huecos salientes dejan ms iones negativos. Por lo tanto, la capa de agotamiento se
ensancha. Cuando mayor sea la polarizacin inversa, mayor es la capa de agotamiento; sta
detiene su crecimiento cuando su diferencia de potencial es igual al voltaje de la fuente. Cuando
esto ocurre, los electrones y huecos detienen su movimiento. A pesar de esto existe una corriente
muy pequea denominada corriente de fuga que es debida a los portadores minoritarios. La
corriente de fuga ( corriente inversa de saturacin) Is es solo de unos pocos mA para el Ge y de
unos pocos pA (10-12) para el Si.
Apunte de Clases de Electrnica R.G.C.
117
118
CAPTULO 2
EL DIODO DE UNIN
2. INTRODUCCIN
El diodo es un dispositivo bsico pero muy importante que tiene dos terminales, el nodo
y el ctodo. Como se estudi en el captulo1, el diodo se forma de la unin de un material tipo P y
otro N. Basados en un anlisis principalmente cuantitativo se establecen dos modos de operacin
para la unin P-N, fig. 2.1a:
N
K
Ctodo
A
nodo
+ VD -
ID=IF
+ VD -
ID=IS
Fig. 2.2 Polarizacin del diodo. a) Directa, la corriente queda determinada por los
parmetros del diodo y la caracterstica de la carga. b) Inversa, la corriente que
circula es de fuga y es prcticamente despreciable.
Apunte de Clases de Electrnica R.G.C.
21
La regin B, el voltaje directo aplicado es menor al voltaje de barrera del diodo. El resultado
es una mezcla de corrientes de difusin y de corrimiento (de portadores mayoritarios y
minoritarios, respectivamente). La corriente neta (muy pequea) es la diferencia de corriente
entre los portadores mayoritarios y minoritarios.
iD
iD
nodo
+ vD=vAK
ctodo
Regin C
Regin B
Regin A
vD
Regin de
ruptura inversa
Corriente de saturacin, IS
La descripcin realizada es simplificada. Las tres regiones se solapan un poco con respecto
a las corrientes de corrimiento y difusin. Tambin, adems de las corrientes de difusin y de
corrimiento existen otras. Sin embargo, las de difusin y corrimiento son las componentes de
corriente ms importantes.
Apunte de Clases de Electrnica R.G.C.
22
v
i D = I s exp D 1
(2.1)
nVT
: Constante de Boltzmann.
: carga del electrn.
Tambin con polarizacin directa de al menos unas milsimas de volt, la parte exponencial de
la ecuacin de Schockley es mucho mayor que 1, y con buena precisin se tiene
v
iD I S exp D
n VT
(2.3)
23
Ejercicio 2.1 A una temperatura de 300K, un diodo de unin tiene iD=0.1mA para vD=0.6V.
Considere que n=1 y utilice VT= 0.026. Encuentre el valor de la corriente de saturacin IS.
Luego evale la corriente del diodo a vD=0.65V y vD=0.7V (Sugerencia: utilice la forma
aproximada de la ecuacin de Schockley, ec. 2.3)
Resp.: IS.=9.15510-15 , iD=0.684mA, iD=4.68mA.
Ejercicio 2.2 Considere un diodo polarizado directamente, de manera que se puede aplicar la
ecuacin de Schockley aproximada. Considere que n=1 y VT= 0.026. a) Cunto debe
incrementarse vD para que la corriente se duplique. b) Y para que la corriente aumente en un
factor de 10.
Resp.: a) vD=18mV, vD=59.9mV.
Ejercicio 2.5: Para el ejercicio 2.3, estime el valor de vD que se requiere para producir una
corriente en el diodo de aproximadamente 1mA.
Respuesta: 0.806V
Ejercicio 2.6: Como el voltaje directo de diodos de silicio de pequea seal decrece alrededor
de 2mV/K. Determine el voltaje de un diodo a 1mA y a una temperatura de 175C. Este diodo
tiene un voltaje de 0.600V a una corriente de 1mA y a una temperatura de 25C.
Apunte de Clases de Electrnica R.G.C.
24
Diodo
vD=vAK
voltaje directo. En polarizacin inversa, es un
circuito abierto, es decir, no-conduce (off) y no
+
iD
tiene corriente de saturacin inversa ni regin de
Diodo ON
ruptura inversa. Como se ilustra en la fig. 2.4.
vD=0
Mientras el diodo ideal es solamente aproximado en
nodo
la practica, es til en conjuncin con otros
componentes para construir otros modelos de
diodos.
vD
Diodo OFF
Cuando el diodo ideal est en el estado de
iD=0
conduccin (on) en el estado de no-conduccin
(off) es un dispositivo lineal. Es nolineal solamente
Fig. 2.4 Caracterstica vD~iD del
cuando cambia de un estado al otro. Esto significa
Diodo Ideal.
que si se puede determinar el estado (on off) del
diodo entonces se puede utilizar anlisis lineal de
circuitos.
El problema de un circuito con diodos es que inicialmente no se sabe cul es el estado
de los diodos. Normalmente se puede seguir el siguiente procedimiento para determinar el
estado del diodo:
1. Hacer una suposicin razonable acerca del estado de cada diodo.
2. Redibujar el circuito sustituyendo los diodos en conduccin por un cortocircuito y el diodo
en corte por un circuito abierto.
3. Mediante el anlisis de circuitos determinar la corriente en cada cortocircuito que
represente un diodo en conduccin y la tensin en cada circuito abierto que representa un
diodo en corte.
4. Comprobar las suposiciones hechas para cada diodo. Si hay contradiccin una corriente
negativa en un diodo en conduccin o una tensin positiva en un diodo en corte en
cualquier lugar del circuito, volver al paso 1 y comenzar de nuevo con una suposicin
mejor.
5. Cuando no hay contradicciones, las tensiones y corrientes calculadas para el circuito se
aproximan bastante a los valores verdaderos.
Apunte de Clases de Electrnica R.G.C.
25
iD2=0.5mA
iD1=1mA
- vD2 +
D1
26
R3
+
V0
Luego, D1 ..............................................
Si D1 off:
...........................................
vD1=.................
Luego, D1 ..............................................
27
iD
ON
Diodo
Diodo
ideal
off
V
S vD >V
vD =V
iD ?
vD=vAK
iD
on
S vD <V
iD=0
vD ?
OFF
vD
(a)
(b)
(c)
(d)
Fig. 2.8 Aproximacin de primer orden del diodo. a) Curva real del diodo y la
aproximacin de su voltaje umbral V . b) Smbolo del diodo e indicacin de
sentidos de corriente y voltaje. c) Aproximacin del diodo, utilizando un diodo
ideal y modelando su voltaje umbral con una fuente de continua. d) El modelo
del diodo en estado de conduccin (ON) y en estado de noconduccin (OFF).
Notacin: ? :denota que la variable queda determinada por el resto del circuito.
28
2.2.2.2 Modelo con tensin umbral y resistencia directa (modelo de 2do orden)
Una mejor aproximacin se obtiene al agregarle una resistencia en serie que modela la
cada de tensin durante la conduccin, fig. 2.9a. De esta manera se obtiene una buena
aproximacin a la curva real durante la conduccin directa. Este modelo aumenta la precisin,
pero tambin incrementa la complejidad del anlisis manual.
iD
V
V
ON
iD/vD=1/Rf
S vD >V
vD=V + iDRf
iD ?
Rf
Rf
on
Diodo
ideal
off
V
S vD <V
iD=0
vD ?
OFF
vD
(a)
(b)
(c)
Fig. 2.9 Aproximacin de 2do orden para el diodo. a) Curva real del diodo y la
aproximacin utilizada. b) Modelo circuital de aproximacin del diodo. c) El
modelo del diodo en estado de conduccin (ON) y en estado de noconduccin
(OFF).
2.2.2.3 Modelo con tensin umbral, resistencia directa e inversa (lineal por tramos)
Tambin es posible modelar el voltaje de ruptura inversa (VBR, PIV) agregando otra
rama que solamente se activa cuando el voltaje inverso supera el voltaje VBR, como se indica
en la fig. 2.10a.
Es posible seguir desarrollando otras aproximaciones lineales por tramos cada vez ms
precisas, pero no tienen mucho valor prctico. Generalmente, el modelo del diodo ideal
entrega muy buenos resultados. El anlisis de circuitos con diodos utilizando el modelo lineal
por tramos es similar a cuando se usa el modelo ideal, excepto que ahora hay tres regiones por
cada diodo. En muchos casos simples se puede determinar la regin por inspeccin, pero
tambin se puede utilizar aproximacin por prueba y error para determinar el estado de cada
diodo. Tambin, esta aproximacin se puede utilizar para modelar un diodo Zener, en donde
VZ=VBR y RZ=Rr.
29
iD
ON
iD/vD=1/Rf
VBR
Rf
iD
Diodo
ideal
on
off
OFF
Rr
V
S vD >V
vD=V + iDRf
iD ?
Rf
vD
VBR
Diodo
ideal
iD/vD=1/Rr
VBR
OFF
S vD<VBR
vD=VBR + iDRr
iD ?
Rr
(a)
(b)
(c)
Fig. 2.10 Aproximacin lineal por tramos para el diodo. a) Curva real del diodo y la
aproximacin utilizada. b) Modelo circuital de aproximacin del diodo. c) El
modelo del diodo en estado de conduccin (ON) y en estado de noconduccin
(OFF).
210
80mA
iD=(E vD )/R
60mA
40mA
iD= (vDV)/Rf
20mA
0V
0V
2V
4V
6V
8V
10V
vD
Fig. 2.12 Solucin grfica del ejemplo 2.3.
Del ejemplo anterior se puede observar que los circuitos con diodos pueden ser resueltos en
forma matemtica y en forma grfica. Muchas veces la solucin grfica es ms prctica y en
circuitos nolineales es ms sencilla.
211
(a)
(b)
(e)
(c)
Fig. 2.14
(d)
(f)
b) 0mA, 5V; c) 0mA, -5V; d) 2mA, 0V; e) 3mA, +3V; f) 4mA, +1V
212
Fig. 2.15
Resp.:
a) ID1 =1 mA V0 =0 (D1 y D2 on)
b) ID1 =0
V0 =3.3V (D1 off y D2 on)
Ejercicio 2.14: Considere que los diodos son
modelados con parmetros IS = 10-14 y n=2.
Utilizando SPICE determine las corrientes en los
diodos y V0.
Ejercicio
2.15:
Determine
la
caracterstica de transferencia Vin-V0,
considere diodos ideales. Identifique
las distintas regiones de operacin e
indique los diodos que conducen en
cada regin.
Fig. 2.16
Resp.: Caracterstica Vin-V0 mostrada.
V0
V1
V2
V1
Vin
V2
213
vd(t)
VDQ
iD(t)
+
vD(t)
vD(t)= VDQ+vd(t)
vd(t)=Vmsen(t), (Vm pequeo)
Fig. 2.17 Circuito conceptual utilizado para determinar el equivalente de pequea seal
del diodo.
Para una seal alterna lo suficientemente pequea, la caracterstica es prcticamente una recta.
Luego se puede escribir
di
iD D v D
(2.5)
dv D Q
Apunte de Clases de Electrnica R.G.C.
214
donde iD es el pequeo cambio en la corriente del diodo en torno al punto Q producido por
la seal alterna, vD es el cambio en el voltaje del diodo en torno al punto Q, y (diD/dvD)Q es
la pendiente de la caracterstica del diodo evaluada en el punto Q. Ntese que la pendiente
tiene unidades de resistencia inversa conductancia (Siemens, S).
Por esto, se define la resistencia dinmica del diodo como
1
di
rd D
dv D Q
con lo cual la ec. 2.5 queda
v
i D D
rd
Para pequea seal iD = id y vD =vd
v
id = d
rd
(2.6)
(2.7)
(2.8)
iD
Tangente en el punto Q
Pendiente=1/rd
iD(t)
Punto Q
IDQ
Im=Vm/rd
id(t)=Imsen(t)
iD(t)= IDQ+vd(t)
VD0
vD
VDQ
Vm
vD(t)
vd(t)=Vmsen(t)
vD(t)= VDQ+vd(t)
215
Como se muestra en la ec. 2.6, se puede determinar la resistencia equivalente del diodo
para pequeas seales alternas como el recproco de la pendiente de la curva caracterstica. La
corriente del diodo de unin est dada por la ecuacin de Schockley (ec. 2.1)
[ ( ) 1]
i D = I S exp
vD
nVT
( )
( )
Para condiciones de polarizacin directa con VDQ al menos varias veces ms grande que VT, el
trmino 1 dentro de la ecuacin de Schockley es despreciable. Luego
( )
I DQ I S exp
VDQ
nVT
dv D Q n VT
(2.11)
(2.12)
Tomando el recproco y sustituyendo en la ec. 2.6, tenemos la resistencia de pequea seal del
diodo en el punto Q:
n VT
rd =
(2.13)
I DQ
Como resumen, para seales que producen pequeos cambios en torno al punto Q, se puede
tratar el diodo simplemente como una resistencia lineal. El valor de la resistencia est dada por
la ec. 2.13 considerando que el diodo est polarizado directo.
Si en la fig. 2.18 el punto en el cual la tangente intersecta al eje vD se denota por VD0, la
ecuacin de la recta tangente se puede escribir como:
1
iD = ( v D VD 0 )
(2.14)
rd
Esta ecuacin es un modelo para la operacin del diodo para pequeas variaciones alrededor
de la polarizacin o punto Q. Este modelo puede ser representado por el circuito equivalente
de la fig. 2.19 (este modelo fue presentado en el punto 2.2, fig. 2.8), en el cual se tiene
vD = VD0 + iD rd
vD = VD0 + ( ID + id )rd
vD = VDQ + idrd
Apunte de Clases de Electrnica R.G.C.
(2.15)
216
iD
+
Diodo
ideal
vD
rd
VD0
R
+
iD=IDQ +id
vS
vS
iD=IDQ +id
rd
vD=VDQ +vd
VDD
VDD
VD0
(a)
(b)
iDc=IDQ
Ideal +
rd
VDD
VD0
vS
iDa=id
vD=VDQ +vd
Ideal +
rd
vDc=VDQ
vDa=vd
(c)
Ideal +
(d)
Fig. 2.20 Anlisis utilizando el equivalente de pequea seal del diodo. a) Circuito con
diodo nolineal. b) El diodo se reemplaza por un equivalente lineal 1
considerando que las variaciones de seal son pequeas. c) Anlisis para la
componente continua. d) Anlisis para la componente alterna.
El equivalente lineal, permite aplicar el principio de superposicin y por esto el anlisis se hace separadamente
para las dos fuentes utilizadas. Primero, un anlisis en continua cuando la alimentacin es continua (VDD), y
segundo, un anlisis en alterna para la componente de pequea seal (vS).
217
Para ilustrar la aplicacin del modelo de pequea seal del diodo, consideremos el circuito de
la fig. 2.20a. Aqu la seal de entrada consta de dos componentes, una componente alterna (vS
) en serie con una componente continua (VDD ). Cuando vS =0, la corriente continua se denota
por IDQ y el voltaje continuo del diodo por VDQ.
Para determinar la corriente de pequea seal id y la seal de voltaje a travs del diodo vd. Se
reemplaza el diodo por el modelo de la fig. 2.19, y se obtiene el equivalente de la fig. 2.20b.
Planteando LVK para este circuito se tiene
(2.17)
Vin
+
vD
218
Como este valor es muy cercano a 1mA, el voltaje continuo del diodo es muy cercano al valor
supuesto. En este punto de operacin, la resistencia dinmica del diodo rd es:
n VT
rd =
=53.8
I DQ
El valor peak-to-peak del voltaje alterno en el diodo se determina aplicando LVK
r
v d = 2 d =10.7mV (la amplitud de la componente ac de Vin es 1V, luego su
R + rd
valor peak-to-peak es 2)
De esta manera, la amplitud de la seal sinusoidal a travs del diodo es 5.35mV. Por esto, la
expresin del voltaje del diodo es:
vD(t)=0.7 + 5.35103sen(250t) [V]
Ejercicio 2.16: determine los valores de rd para un diodo con corrientes de polarizacin de
0.1, 1, y 10mA. Considere n=1.
Resp.: 250; 25; 2.5
Ejercicio 2.17: Para un diodo que conduce 1mA con una cada directa de 0.7V y con n=1,
determine la ecuacin de la recta tangente en IDQ=1mA
Resp.: iD=(1/25)(vD 0.675)
Ejercicio 2.18: Un diodo de Si tiene una corriente de saturacin inversa de 1nA y n=2.
Suponga operacin a temperatura ambiente. Determine:
a) la corriente del diodo cuando se le aplica un voltaje positivo de 0.6V.
b) el voltaje que se debe aplicar a travs del diodo para aumentar su corriente en un factor
de 10.
c) el voltaje que se debe aplicar a travs del diodo para aumentar su corriente en un factor
de 100.
Resp.: a) iD=102.6 A
b) vD=0.72V
c) vD=0.84V
Ejercicio 2.19: Un diodo de Si tiene una corriente de saturacin inversa de 1nA y n=1.95.
Determine el porcentaje de cambio en la corriente del diodo para un cambio en la
temperatura desde 27 a 43C a voltajes del diodo iguales a:
a) 1V.
b) 0.5V.
c) 0.8V.
Resp.: a) 535% b) 249.8%
c) 184.4%
2 19
Ejercicio 2.20: Un diodo de Si tiene una corriente de saturacin inversa de 8nA y n=2.
Determine la corriente del diodo como una funcin del tiempo. Use la tcnica de lnea de
carga.
Fig. 2.22
Resp.: transformando fuentes se llega al siguiente circuito equivalente serie; v(t)=2.676+0.8919sen2t
Req=8.919 ms el diodo. De aqu se obtiene la recta de carga (en el tiempo) y se intersecta con
la caracterstica del diodo para dar la solucin.
Ejercicio 2.21: Los diodos tienen los siguientes parmetros rd1=20, rr1=, V1=0.2V, rd2=10,
rr2=, V2=0.6V. La fuente de voltaje tiene 200V. Determine la corriente en los diodos
cuando:
a) R=20k
b) R=4k
Fig. 2.23
Resp.: a) iD1=9.98mA iD2=0 (D2 No conduce!)
b) iD1=29.93mA iD2=19.87mA
Ejercicio 2.22 Determine los valores peak del voltaje en RL, dibuje un ciclo de la forma de
onda de la fig. 2.24.
Fig.2.24
Apunte de Clases de Electrnica R.G.C.
2 20
Ejercicio 2.23 Los diodos del circuito se modelan como rd=0, rr=, V=0.7V. Dibuje la
caracterstica de transferencia para 0 Vi 30V. Indique todas las pendientes y nveles de
tensin.
Fig. 2.25
Resp.:
0 vi 3.108V v0 =2.408V
3.108< vi 6.2V v0 =0.2885 vi + 1.512
6.2< vi 18.33V v0 =0.6 vi 0.42
18.33< vi30V v0 10.6
Ejercicio 2.24 El potenciometro de la fig. 2.26 es puesto de manera que el nodo del diodo
est a 2V. Si el valor de Vs es de 14 Vpp, y la cada del diodo cuando conduce es de 0.7V.
Cul son los voltajes peak en la carga?
Fig. 2.26
2 21
CAPTULO 3
TRANSISTOR DE UNIN BIPOLAR
3. Introduccin
Bsicamente un transistor bipolar de unin es un dispositivo de tres terminales que
puede amplificar una seal de entrada. La principal caracterstica es que una corriente de
salida es controlada por una corriente en la puerta de entrada. En este captulo se estudian la
modelacin en continua y los diversos modelos en alterna del BJT. Se analizan circuitos en
aplicaciones como amplificadores.
tipo p
+
vCE
B
+
vBE
tipo n
Emisor
(a) Estructura fsica.
iE
E
(b) Smbolo circuital.
31
Esta es exactamente la misma ecuacin que para la corriente de la unin de un diodo, excepto
por los cambios en la notacin. (El coeficiente de emisin n se hace igual a 1 ya que es el
valor apropiado para muchos transistores de unin.) Valores tpicos para la corriente de
saturacin IES estn en el rango de 1012 a 10 16 A, dependiendo del tamao del dispositivo.
Hay que tener en cuenta que a la temperatura ambiente (300K), VT es aproximadamente
26mV.
Por supuesto, la ley de corriente de Kirchhoff requiere que la corriente que sale del
transistor sea igual a la suma de las corrientes que entran. Luego, refirindonos a la fig. 3.1b,
tenemos
iE =iC + iB
(3.2)
B
32
Los valores para estn en el rango entre 0.99 a 0.999, siendo muy tpico 0.99. La ecuacin
(3.2) indica que la corriente de emisor es suministrada parcialmente a travs del terminal de
base y parcialmente a travs del de colector. Sin embargo, como es casi la unidad, la
mayora de la corriente de emisor es suministrada por el colector.
Sustituyendo la ec. (3.1) en la (3.3) y reordenando, tenemos
iC = I ES [ exp( vV ) 1]
BE
T
(3.4)
Para vBE mayor que unos pocos dcimas de volt, el termino exponencial dentro del parntesis
es mucho mayor que la unidad. Entonces el 1 dentro del parntesis puede ser despreciado.
Tambin se define la corriente de escala o corriente de saturacin inversa de la unin baseemisor como
IS = IES
(3.5)
luego la ec. (3.4) queda
iC I S exp( vV
BE
T
(3.6)
Resolviendo la ec. (3.3) para iC, sustituyendo en la ec. (3.2), y despejando la corriente
de base, se obtiene
iE =(1 )iE
(3.7)
Como es ligeramente menor a la unidad, slo una muy pequea fraccin de la corriente de
emisor es suministrada por la base. Utilizando la ec. (3.1) para sustituir iE, tenemos
(3.8)
iB = (1 ) I ES [ exp( vV ) 1]
BE
T
i
= C =
(3.9a)
iB 1
tambin,
+1
(3.9b)
El rango de los valores para va desde 10 a 1000, y es muy comn el valor =100. Se puede
escribir
iC = iB
(3.10)
B
33
C
iC=iE
iB=(1)iE
+
vCE
+
vBE
iE
E
Fig. 3.3 Relaciones de corriente en un transistor npn. Slo una pequea fraccin de la
corriente de emisor fluye en la base (considerando que la unin colector-base es
inversamente polarizada y la base-emisor est directamente polarizada).
Ejercicio 3.1 Dado un transistor con =50, IES= 1014 A, vCE =5V, e iE =10mA. Suponga que
VT=26mV. Encuentre vBE, vBC, iB, iC y .
B
Resp.:
vBE =0.718V, vBC =4.28V, iB=0.196mA, iC =9.80mA, =0.980.
B
Ejercicio 3.4 Repita el ejercicio anterior si se tiene iC=19.8mA e iE=20mA. Determine los
valores de iB, , y .
B
34
iC
iB
+
vCE
+
vBE
VBB
VCC
Luego, si vCE es mayor que vBE, el voltaje basecolector vBC es negativo. Esta es la forma
comn de operacin del transistor como amplificador.
Las caractersticas de emisor comn del transistor son graficadas para las corrientes
iB e iC respecto a los voltajes vBE y vCE, respectivamente. Caractersticas representativas para
un dispositivo de silicio se muestran en la fig. 3.5.
B
35
A medida que vCE es menor que vBE, la unin basecolector se polariza directamente, y
eventualmente la corriente de colector cae como se muestra en el costado izquierdo de la
caracterstica de salida (fig. 3.5b).
iB
40uA
iB
20uA
vBE
0uA
0V
0.2V
Ib(Q1)
0.4V
0.6V
vBE
0.8V
1.0V
Fig. 3.5a Caractersticas de entrada (iB vs. vBE) para una configuracin emisor comn de
BJT NPN. Ntese que una pequea variacin vBE produce una gran variacin
en iB en la zona indicada. Tambin la pendiente iB/vBE es el reciproco de la
resistencia de la unin entre baseemisor.
B
36
iC
iB4 = 40 A
4.0mA
iB3 = 30 A
3.0mA
iB2 = 20 A
2.0mA
iB1 = 10 A
1.0mA
iB0 = 0 A
0.0mA
vCE
0V
IC(Q2)
2V
4V
6V
8V
10V
Fig. 3.5b Caractersticas de salida (iC vs. vCE) para una configuracin emisor comn
de BJT NPN.
Ejemplo 3.1. Determinar el valor de en la caracterstica mostrada en la fig. 3.5b.
Solucin:
El valor de puede ser encontrado mediante la relacin entre iC e iB, considerando que
vCE es bastante alto de manera que la unin colectorbase est polarizada inversa. Por
ejemplo, cuando vCE=2V e iB=10uA, la caracterstica de salida da iC=1mA. Luego
= iC / iB =1mA/10uA=100
Tambin cuando vCE=2V e iB=40uA iC=4mA =100.
(Para algunos dispositivos, resultan valores ligeramente diferentes para diferentes puntos de la
caracterstica de salida.)
B
En forma similar, para el BJT PNP se debe tener IB >0 y VCE <0.2V para la validez del
modelo en la regin activa.
38
el normal, pero con el emisor intercambiado. Muchos dispositivos no son simtricos, de modo
que y toman valores diferentes para el modo inverso en relacin al normal. Este modo de
operacin es raro de encontrar en aplicaciones, por lo que se detallarn slo los otros tres
modos.
NPN
R. Activa
IB > 0
VCE > 0.2V
PNP
R. Activa
IB > 0
VCE < 0.2V
C
IC
IB
IB
IE
0.7V
0.7V
E
PNP
Saturacin
IB > 0
IB > IC > 0
IC
0.2V
(b)
IB
B
C
IC
0.2V
IB
B
IE
0.7V
IE
0.7V
NPN
Corte
VBE < 0.5V
VBC < 0.5V
IB
IE
NPN
Saturacin
IB > 0
IB > IC > 0
IC
IB
(a)
PNP
Corte
VBE > 0.5V
VBC > 0.5V
(c)
B
Fig. 3.6 Modelos a grandes seales del BJT pnp y npn. (Nota: los valores mostrados son
apropiados para dispositivos de silicio tpicos de pequea seal a una
temperatura de 300K). a) Regin Activa. b) Regin de Saturacin c) Regin
de Corte.
39
iC
Regin de Saturacin
IC <IB
iB
Regin Activa o de
Saturacin
Regin Activa
IC =IB
Regin de Corte
IB =IC =0
0.2V
Regin de Corte
(a)
(a)
vCE
0.5V
(b)
vBE
(b)
Solucin:
a) Como IB e IC son positivos, el transistor est en la regin activa o en saturacin.
En la regin activa se debe cumplir que IC = IB, sin embargo no se cumple est
relacin para los valores dados, entonces el transistor no est en la regin activa.
En la regin de saturacin se debe cumplir la restriccin IC < IB, la cual se satisface,
por lo que el transistor est en saturacin.
B
c) Se tiene VBE < 0 y VBC =VBE VCE =1V < 0. Por esto ambas uniones estn polarizadas
inversamente, por lo tanto, est en corte.
Ejercicio 3.5: Para un transistor npn con =100. Determine las regiones de operacin s:
a) VBE =0.2V y VCE =5V b) IB =50A e IC =2mA; c) VCE = 5V e IB =50A
Resp.: a) Corte; b) Saturacin; c) R. Activa.
310
En efecto, en el circuito de la fig. 3.8b el equivalente de Thevenin visto desde los terminales
de base (b) con respecto a tierra es:
Vth=VbbRb/(Rs+Rb)=0.196V
Rth=Rs||Rb=RsRb/(Rs+Rb)=9.82k
Luego planteando LVK a travs del circuito de base, se tiene:
Vth IBRth Vbe=0
IB=(Vth-Vbe)/Rth=(0.196 0.7)/9.82k= 51.3 A
No es posible que el circuito est en saturacin, IB < 0
(Tampoco puede estar en la regin activa porque al reemplazar su modelo, igualmente
se tiene que IB = 51.3 A).
B
Como el resultado anterior sugiere el corte, entonces del circuito 3.8c, se tiene:
VBE=Vth=0.196V (IB=0) y VCE=VCC =15V (IC=0)
B
311
IC
IB
(a)
(b)
(c)
IB
IC
+
VCE
Fig.
3.9
Circuito
polarizacin fija.
312
de
Ejemplo 3.4: El circuito de la fig. 3.9 tiene un transistor de silicio con =100 y VCC=20V,
RC=1k. Debe ser polarizado con ICQ=10mA. Determine RB.
B
Solucin:
Planteando LVK a travs del circuito de colector, tenemos,
VCC ICRC VCE =0
Est ecuacin se conoce como la recta de carga de colector.
Luego, VCEQ= VCC ICQRC=20 10m1k=10V
Como VCEQ > 0.2V, el diseo es en la regin activa, donde IC = IB
Por lo tanto, IBQ = ICQ/=100 A
B
iC
VCC/RC =
20
,mA
15
Punto Q
IB =
IBQ = 100 A
10
10
VCEQ
15
20
vCE ,V
VCC
Fig. 3.10 Caracterstica de salida, iC vs. vCE, en la cual se indica la recta de carga de
colector para el circuito del ejemplo 3.4.
313
Ejemplo 3.5 En el ejemplo anterior suponer que cambia a 300. (Esto ocurre a menudo
cuando se cambia el transistor).
Solucin:
No se sabe el valor de ICQ, ya que no sabemos el estado del transistor. Sin embargo,
tanto en saturacin como en la regin activa VBEQ =0.7V
Del circuito de base, se tiene que
IBQ = (VCC VBEQ)/ RB =100 A
B
iC
40
IB =
30
VCC/RC =
20
,mA
Punto Q
10
VCEQ=VCEsat=0.2
10
15
20
vCE ,V
VCC
Fig. 3.11 Con =300 el circuito del ejemplo 3.4 opera en saturacin, IBQ=100 A,
ICQ=19.8mA, VCEQ=VCEsat=0.2V.
314
IC
+
VCE
IB
+
VBE
IE
Fig.
3.12 Circuito de
polarizacin mediante
Realimentacin.
(3.12)
315
Generalmente se elige RE de modo que su voltaje, VE=IERE sea mayor a VBE (por
ejemplo, 3 veces ms grande). De modo que, RE=3VBE/IEQ 3VBE/ICQ.
Esta expresin permite seleccionar RE directamente para un ICQ dado.
Solucin:
De la ecuacin (3.12) se tiene que
ICQ =( VCC VBE)/[ RB/ + RE ]=(15 0.7)/6.7k=2.13mA
Planteando LVK a travs del circuito de colector se tiene,
VCC ICRC VCE IERE=0
VCEQ= VCC ICQ(RC + RE /)
, =/(+1)=0.9901
=15 2.13m4020=6.44V
B
Cuando =200
ICQ =(15 0.7)/4350=3.29mA
y
VCEQ=15 3.29m4010= +1.807V
(sigue en la R. activa)
Ejercicio 3.8: Disee un circuito de polarizacin con realimentacin de modo que ICQ=4mA.
VCC=30V, =50.
Resp.: RE=525 (VE=3VBE) ; RB=340k
(S VCEQ=20V RC2k)
B
316
IC +IB= IE
IC
IB
+
VCE
+
VBE
IE
Fig.
3.13 Circuito de
autopolarizacin
Luego,
(3.13)
317
Equivalente
Thevenin
(a)
(b)
(c)
Fig. 3.14 Circuito de polarizacin por divisor de tensin de 4 resistencias. a) Circuito
original. b) Circuito original descompuesto en un circuito de base y otro de
colector. c) Equivalente de Thevenin del circuito original.
Como
IE= IC + IB =( +1)IB
B
Luego,
318
319
Ejemplo 3.9: Dado el circuito de la fig. 3.15 donde =100, Silicio, RE=1k, R1=8.2k
R2=1.8k, VCC=5V y VEE=5V. Determine el punto Q.
Solucin:
Vth= 51.8k/10k=0.9V
Rth= 1.8k8.2k/10k=1.476k
Luego planteando LVK en el circuito de base,
Vth IBRth VBE IERE +VEE=0
IBQ=( Vth + VEE VBE)/[Rth +( +1)RE]
=5.2/102476=50.74 A
ICQ=IBQ=5.074mA
IEQ=ICQ /=5.12mA
B
+
VCE
Fig.
3.15 Circuito
ejemplo 3.9.
del
Fig.
3.16 Circuito
ejercicio 3.9
del
Ejercicio 3.9: Para el circuito de la fig. 3.16 donde =100, Silicio, RE=390, R1=22k
R2=4.7k, RC=2.2k, VCC=10V y VEE=5V. Determine el punto Q.
Resp.: ICQ=4.5mA, VCEQ=3.345V.
Ejercicio 3.10: Disee un circuito de polarizacin por divisor de tensin con los siguientes
parmetros: =100, Silicio, ICQ=5mA, VCC=20V y VCEQ=10V. Utilice resistencias estndar de
10% de tolerancia.
Resp.: RE=420, R2=4.2k, R1=27k (25.8k) y RC=1.5k (1.58k)
320
Regin de
Saturacin
Regin
Activa
Directa
vBE
321
Las corrientes y voltajes del punto Q (seales continuas) son denotados por smbolos
en maysculas con subndices en mayscula. De este modo IBQ es la corriente de base en
continua si la seal de entrada es nula.
Finalmente, las variaciones en torno al punto Q de la corrientes y voltajes (debido a la
seal de entrada a ser amplificada) se denotan mediante smbolos en minscula con subndices
en minscula. Luego ib(t) denota la componente de seal de la corriente de base. Como la
corriente de base total es la suma del valor en el punto Q y la componente de seal, tenemos:
iB(t)=IBQ + ib(t)
(3.14)
B
2Ibm
iB(t)
IBQ
iB(t)
iB(t)=IBQ+ib(t)
iB(t)=IBQ+ Ibm sen(t)
0V
0s
Fig. 3.18 Ilustracin de la corriente de base total iB(t), la corriente del punto Q IBQ , y la
corriente de pequea seal ib(t). Esta misma ilustracin se puede aplicar a casi
cualquier variable total de un amplificador.
B
322
(3.17)
(3.18)
(3.19)
Como interesa las seales pequeas donde la magnitud de vbe(t) es mucho ms pequea
que VT en todo instante. [vbe(t) es de unos pocos milivolt o menos.
En general, para |x|<<1, se cumple la siguiente aproximacin:
exp(x) 1+x
De este modo la ecuacin (3.19) se puede escribir como
IBQ +ib(t) IBQ[1+vbe(t)/VT)]
(3.20)
(3.21)
Donde r=VT/IBQ, entonces para variaciones de pequea seal alrededor del punto Q, la unin
baseemisor del transistor se puede modelar como una resistencia r dada por
(3.22)
r=VT/IBQ
Sustituyendo IBQ=ICQ/, se tiene una frmula alternativa
r=VT/ICQ
(3.23)
A temperatura ambiente, VT 26mV. Un valor tpico de es 100, y una corriente de
polarizacin para un amplificador de pequea seal es ICQ=1mA. Esto da r=2600 .
Por otro lado, la corriente total de colector es veces la corriente de base total.
iC(t)= iB(t)
(3.24)
B
323
Como las corrientes totales son la suma del valor del punto Q y las componentes de seal,
tenemos,
ICQ + ic(t)= IBQ +ib(t)
(3.25)
Luego las componentes de seal se relacionan mediante la siguiente ecuacin
ic(t)= ib(t)
(3.26)
ic(t)
C
+
vbe(t r
)
ib(t)
E
324
(3.27)
En estas ecuaciones las variables independientes son las corrientes de entrada i1 y la tensin de
salida v2. En un transistor estas variables representan pequeas variaciones alrededor del punto
de reposo (de este modo los parmetros del transistor pueden considerarse constante.)
En la teora de circuitos con transistores, los subndices numricos son sustituidos por
letras que indican la naturaleza del parmetro, luego las ecuaciones generales de las redes de
dos puertas se modifican convenientemente de la siguiente manera:
v1=hii1 + hrv2
(3.28)
i2=hfi1 + hov2
Estas ecuaciones representan la red de dos puertas de la fig. 3.20.
i1
hi
i2
+
+
v1
hr v2
hf i1
ho
v2
Equivalente Thevenin
Equivalente Norton
Fig. 3.20 Red de dos puertas que modela un transistor bipolar en pequea seal.
325
hi =
hr =
ho =
hf =
v1
i1
v1
v2
i2
v2
i1 = 0
i2
i1
v2 = 0
En general, los parmetros son diferentes para cada configuracin (conexin) y se obtienen a
partir de los circuitos equivalentes para emisor comn, colector comn y base comn.
ib
hie
ic
+
vbe
C
hre vce
hfe ib
hoe
vce
(3.29)
(3.30)
Ntese que hie tiene unidades de resistencia, hre y hfe son adimensional, y hoe es una
conductancia.
Partiendo de las ecuaciones (3.29) y (3.30), podemos expresar cada parmetro como
una derivada parcial, evaluada en el punto de operacin. Por ejemplo, si ponemos ib=0 en la
ecuacin (3.29) y resolviendo para el parmetro hre, tenemos
v
(3.31)
hre = be
v ce i =0
b
Debido a que vbe, vce, e ib representa pequeos cambios alrededor del punto Q, se tiene
v
hre = BE
(3.32)
vCE i = I
B
BQ
De esta manera se puede encontrar el valor de hre haciendo pequeos cambios en vCE
manteniendo constante iB, y tomando la razn del cambio resultante en vBE al cambio en vCE.
En otras palabras, hre es la derivada parcial de vBE con respecto a vCE.
B
327
iB
VCE=15V
VCE=5V
40uA
VCE=10V
vBE
IBQ
20uA
Punto Q
0uA
0.2V
0V
0.4V
0.6V
0.8V
VBEQ
vBE
Fig. 3.22 Obtencin del parmetro hre ganancia de tensin inversa del transistor, a
partir de la caracterstica de entrada del BJT.
Debido a su bajo valor, en general, el parmetro hre se puede despreciar (ya que por su
pequeo valor, equivale a un coci en el modelo) sin afectar mayormente los clculos. Hay que
tener presente que los modelos en ingeniera siempre son aproximados, y la eleccin del
modelo ms apropiado depende fundamentalmente de la aplicacin.
Similarmente, para el parmetro hie se tiene:
v
hie = be
ib v = 0
ce
v
hie = BE
i B
(3.33)
vCE =VCEQ
328
iB
VCE=10V
La tangente en el punto
Q representa la
resistencia dinmica, rd
IBQ
iB
Punto Q
vBE
VBEQ
vBE
Fig. 3.23 Obtencin del parmetro hie impedancia de entrada con la salida en coci, a
partir de las caractersticas de entrada del transistor.
(3.34)
i
h fe = C
i B
(3.35)
vCE =VCEQ
329
ic=iC
ICQ
IB3 =IBQ
Q
IB2
IB1
VCEQ
vCE
Fig. 3.24a Obtencin del parmetro hfe ganancia de corriente directa del transistor, a
partir de las caractersticas de salida del transistor.
ic
vce
ib = 0
iC
hoe =
vCE
(3.36)
i B = I BQ
El valor de hoe se obtiene haciendo pequeos cambios en vCE manteniendo constante iB, y
tomando la razn del cambio resultante en iC al cambio en vCE. En otras palabras, hoe es la
derivada parcial de iC con respecto a vCE. En la fig. 3.24b se describe el significado en forma
grfica del parmetro.
B
330
ICQ
Q
IB2
vce=vCE
IB1
vCE
VCEQ
Fig. 3.24b Obtencin del parmetro hoe admitancia de salida del transistor, a partir de
las caractersticas de salida del transistor.
Finalmente, considerando que hre y hoe son muy pequeos el circuito equivalente de la
fig. 3.21 se puede reducir al siguiente.
ib
ic
C
+
vbe
hie
ib(t)
E
Fig. 3.25 Circuito equivalente de parmetros h con hre=0 y hoe=0. Este circuito es
equivalente al modelo r .
3.9 Relacin entre el modelo de parmetros h y el modelo r .
331
(3.37)
hfe .
(3.38)
En general, en electrnica no se hace mucho uso del modelo completo del equivalente
de parmetros h en el anlisis o diseo. Sin embargo la hoja datos del fabricante contiene
informacin acerca de los parmetros h. Por ejemplo, la hoja de datos del transistor 2N2222A
entrega los valores de los parmetros h en dos puntos de operacin.(Ver anexo)
3.10 El modelo hbrido.
En la fig. 3.26 se muestra un circuito equivalente de pequea seal para el BJT conocido como
el modelo hbrido. Este modelo es un modelo fsico del transistor, es decir, sus parmetros
estn relacionados con su fsica interna. La resistencia rx, llamada la resistencia de
baseextendida, considera la resistencia hmica de la regin de base. Tpicamente, es
pequea comparada a r , variando entre 10 y 100 para dispositivos de pequea seal. Este
valor es casi independiente del punto de operacin.
C
rx
C
+
v
gmv
ro
E
(3.39)
332
(3.40)
(3.42)
333
(3.43)
(3.44)
(3.45)
ic
+
v
E
gm v
Fig. 3.27. Modelo hbrido con rx =0, r=, ro =, y los condensadores reemplazados
por circuitos abiertos. Este modelo aproximado de baja frecuencia es
equivalente al modelo r de la fig. 3.25.
Ejemplo 3.10 Utilice la hoja de datos del transistor 2N2222A para determinar el circuito
equivalente hbrido para un transistor tpico 2N2222A en el punto Q: ICQ = 10mA y
VCEQ=10V.
334
335
336
ib
+
vin
+
vbe
ib
+
vo
(3.46)
Tambin,
vo= RL ic= RL ib
(3.47)
(3.48)
(3.49)
(3.51)
(3.52)
337
Impedancia de salida, Zo
La impedancia de salida es la impedancia "vista" por los terminales de carga con las entradas
anuladas (equivalente Thevenin.) Esta situacin es mostrada en la fig.3.28c. Con VS=0 no hay
corriente en la base, luego ib=0 y entonces ib=0, y por esto la impedancia "vista" por Vv es
slo RC. Ntese que la fuente de medicin Vv es slo "virtual", es decir, fsicamente no existe
ni es necesaria, entonces
Zo= Vv /iv |con Vs=0 : impedancia de salida.
Zo= RC
(3.53)
iv
ib=0
iin=0
+
vin
+
vbe
+
Vv
ib
338
ICQ=...............................................=4.12mA
LVK en la trayectoria emisor colector : .........................................................
VCEQ =........................................=6.72V
Luego,
r=VT/ICQ =
=631
Anlisis en alterna:
...................................................
...................................................
...................................................
AV=...................
...................................................
...................................................
AV0=...................
(RL )
...................................................
...................................................
Zin=...................
...................................................
...................................................
...................................................
AI=...................
...................................................
...................................................
...................................................
AP=...................
...................................................
...................................................
...................................................
Z0=...................
...................................................
...................................................
(como funcin de VS)
Vin=...................
...................................................
...................................................
V0=...................
...................................................
...................................................
...................................................
v0(t)=...................
339
AV=109,
AP=7030,
ib
+
vin
(+1)ib= ie
+
ib
RE vo
340
(3.54)
(3.55)
Impedancia de salida, Zo
La impedancia de salida es la impedancia "vista" por los terminales de carga con las entradas
anuladas (equivalente Thevenin.) Esta situacin es mostrada en la fig.3.29c. En este caso al
anular la fuente de entrada VS=0, no implica que la corriente de entrada sea nula, esto se puede
ver al plantear las ecuaciones en la fig. 3.29c.
Zo= Vv /iv |con Vs=0 : impedancia de salida.
(3.57)
Se necesita relacionar Vv con iv. Para esto se puede plantear una LCK en el nodo de emisor,
luego:
ib + ib + iv =Vv/RE
(3.58)
iin
ib
+
vin
iv
(+1)ib= ie
ib
RE
+
Vv
Fig. 3.29c Circuito equivalente a frecuencias medias, para obtener la Zo. Ntese que en
este caso el colector est conectado a tierra.
341
Si denotamos por
RS= RS||R1||R2
(3.59)
(3.60)
(3.61)
Ejercicio 3.13 El circuito de la fig. 3.30 se conoce como un amplificador de base comn (la
entrada es por emisor, la salida es por colector). Determine expresiones para la ganancia de
voltaje, resistencia de entrada y resistencia de salida en trminos de , r , y las resistencias.
i0
Resp.:
AV=v0/vin=RL/r
Zin= RE||[r/(+1)]
Z0=RC
RL=RL||RC
342
Ejercicio 3.14 Varios transistores, del tipo npn o pnp son medidos y se determinan los
siguientes voltajes entre sus terminales denominados E, B, C. Identifique el tipo de transistor y
su modo de operacin (corte, saturacin, regin activa directa, inversa):
Dispositivo
#
1
2
3
4
5
6
E
[V]
2.1
1.0
2.1
2.2
1.8
0.6
B
[V]
2.8
1.2
2.4
1.4
1.4
1.4
C
[V]
4.9
10.0
-1.1
1.9
-8.9
0.9
4: pnp, saturacin;
Ejercicio 3.15 Para los dispositivos y situaciones descritos en la siguiente tabla, complete la
tabla. La lnea "a" se da completa a manera de ejemplo.
IC
IB
IE
Dispositivo
mA
mA
mA
#
a
10
0.1
10.1
0.99
100
b
1
50
c
2.0
0.98
d
0.01
0.995
e
110.0
10
f
0.001
1000
Para completar la tabla, es necesario suponer que los transistores estn en la regin activa
directa? Justifique.
B
Ntese que los transistores como el f) estn construidos con bases muy delgadas en orden de
obtener un alto , pero tienen un voltaje de ruptura inversa reducida.
Resp.: b: 0.02, 1.02, 0.98;
f: 1, 1.001, 0.999.
343
Fig. 3.31
Resp.:
RC =1k RB=310k
Resp.:
RE =1k RC=2k
VCE=5V
Fig. 3.32
+
vx
Fig. 3.33
Ri
gm vx
a)
b)
344
CAPTULO 4
TRANSISTORES DE EFECTO DE CAMPO (FET)
4. Introduccin.
Los Transistores de Efecto de Campo (FET) son dispositivos importantes que, al igual
que los BJT, son tiles en amplificadores y circuitos lgicos. En este captulo se describen las
caractersticas externas de varios tipos de FETs, el desarrollo de modelos para circuitos de
polarizacin, y los modelos de pequea seal. Finalmente, se estudian varias aplicaciones de
los FETs en circuitos amplificadores.
4.1 El Transistor de Efecto de Campo de Unin canaln (JFETn).
La estructura fsica de un JFETn es mostrada en la fig. 4.1a, y su smbolo circuital en
la fig. 4.1b. (La estructura mostrada en la fig. 4.1a ha sido simplificada para claridad). El
dispositivo consiste de un canal semiconductor tipo n con contactos hmicos (no
rectificadores) en cada terminal. Estos contactos son llamados el drain y el source. A los
costados del canal hay regiones tipo p conectadas elctricamente entre ellas y al terminal de
gate.
D, drain
Canal
G, gate
S, source
(a)
(b)
Fig. 4.1 JFET canaln (JFETn) (a) Estructura fsica simplificada. (b) Smbolo circuital.
La unin pn entre el gate y el canal es un contacto rectificador similar a la unin pn de los
diodos. En casi todas las aplicaciones, la unin entre el gate y el canal es polarizada inversa,
de esta manera virtualmente no fluye corriente en el terminal de gate. (Hay que tener presente
Apunte de Clases de Electrnica R.G.C.
41
que el lado p es negativo con respecto al lado n durante la polarizacin inversa de una unin
pn.) Por esto el gate es negativo con respecto al canal en operacin normal de un JFETn.
La aplicacin de voltaje de polarizacin inverso entre gate y canal hace que una capa
del canal prxima al gate llegue a ser no-conductiva. Esta es llamada la capa o regin de
deplexin. Al aumentar la polarizacin inversa, la regin de deplexin se hace ms ancha.
Eventualmente, la capa de deplexin (no conductiva) se extiende completamente a travs del
canal, y entonces se dice que se llego al estrangulamiento (pinch-off). Esto se ilustra en la fig.
4.2. Note que el rea de la trayectoria conductiva entre drain y source depende de la magnitud
de la polarizacin inversa entre gate y canal. Por esto, la resistencia entre drain y source
depende de la polarizacin entre gate y canal.
El voltaje de estrangulamiento VP de un dispositivo dado es el valor de la polarizacin gate a
canal necesario para extender la regin de deplexin completamente a travs del canal.
Tpicamente, es de unos pocos volts en magnitud y es negativo para dispositivos de canal n.
Capa de
deplexin
n
S
(a) vGS=0 y la capa de
deplexin es delgada, rDS es
baja.
vGS <VP
(b) vGS moderado (0 > vGS >VP) (c) vGS grande ( |vGS| >|VP|), no
la capa de deplexin aumenta, y hay conduccin entre drain y
rDS es moderada.
source, rDS es elevada.
Fig. 4.2 La regin de deplexin (no conductiva) se hace ms gruesa mientras se aumenta
la polarizacin inversa entre gate y source.
42
Un circuito para el estudio detallado de las curvas caractersticas del JFET se muestra
en la fig. 4.3. Primero, supongamos que vGS es cero. Luego, mientras vDS se aumenta, iD
aumenta como se muestra en la fig. 4.4. El canal es una barra de material conductivo con
contactos hmicos en los terminales exactamente igual al tipo de construccin utilizado en
los resistores ordinarios. Por esto, iD es proporcional a vDS para pequeos valores de vDS .
iD
+
vGS
+
vDS
Fig. 4.3 Circuito utilizado para determinar las caractersticas de drain de un JFETn.
43
Vp es el voltaje de estrangulamiento
vDS
|Vp|
Fig. 4.4 Corriente de drain (iD) versus voltaje drain-source (vDS) cuando el voltaje entre
gate-source (vGS) es cero.
iD
iD (constante)
G
p
p
vDS >|VP|
0<vDS <|VP|
n
vGS =0
n
S
vGS =0
Fig. 4.5 JFETn para vGS=0. (a) El canal se hace ms angosto a medida que vDS
aumenta. (b) La corriente (iD) est restringida a una banda muy angosta, para
vDS >|VP|.
Una familia completa de caractersticas de drain de un JFET a pequea seal es
mostrada en la fig. 4.6. Para valores negativos de vGS , la unin gate-canal est polarizada
inversa an con vDS = 0. As la resistencia inicial del canal es ms alta. Esto es evidente en la
fig. 4.6 debido a que la pendiente inicial de las curvas es ms pequea para valores de vGS ms
cercanos al voltaje de estrangulamiento (VP). Por esto, para pequeos valores vDS , el FET se
comporta como una resistencia entre drain y source. Adems, el valor de la resistencia la
controla vGS. Si vGS es menor que el voltaje de estrangulamiento, la resistencia llega a ser un
circuito abierto, y en este caso se dice que est en corte.
Apunte de Clases de Electrnica R.G.C.
44
Como en el caso con vGS=0, la corriente de drain para otros valores de vGS
eventualmente llega a ser constante cuando vDS es elevado, debido al estrangulamiento en el
terminal drain del canal. La regin donde la corriente de drain es constante es llamada la
regin de saturacin o regin de estrangulamiento. (Esta es una seleccin desafortunada de
terminologa debido a que la regin de saturacin en un BJT es cercana al eje de corriente. La
regin de saturacin del FET corresponde a la regin activa del BJT). La regin para la cual iD
depende de vGS es llamada la regin Lineal o la regin Triodo del FET. Estas regiones son
indicadas en la fig. 4.6.
15mA
Regin de Saturacin (o de
pinch-off)
Regin de Triodo
iD
vGS=0
10mA
iD=KvDS2
vGS= 1
5mA
vGS= 2
vGS= 3
2V
4V
6V
8V
10V
vDS
(4.1)
(4.2)
(4.3)
(4.4)
45
(4.5)
La constante K tiene unidades de corriente por volt2 [A/V2]. El estudio de esta ecuacin para
un valor fijo de vGS muestra que esta describe una parbola que pasa por el origen del plano iD
vGS. Ms an, el pice de la parbola esta en el lmite entre la regin de Triodo y Saturacin.
4.2.3 Regin de Saturacin o Estrangulamiento (pinchoff).
Un FET canal n est en la regin de Saturacin s
vGS > VP
y s
vGD= vGS vDS < VP
(4.6)
(4.7)
(4.8)
iD=0 (vGS=VP)
VP
vGS
46
Resolviendo esta ecuacin para vGS , sustituyendo en la ec. (4.8), y reduciendo, tenemos que la
ecuacin para el lmite es
iD= KvDS2
(4.10)
Resolviendo la ecuacin (4.9) para vDS y sustituyendo en la ec. (4.5) tambin se encuentra la
ec. (4.10). Note que los lmites entre la regin de Triodo y la de Saturacin es una parbola, la
cual es mostrada en lnea segmentada en la fig. 4.6.
Luego, si se conocen los valores de IDSS y VP, entonces se pueden determinar las
caractersticas estticas del JFET.
Ejemplo 4.1 Un JFETn tiene IDSS =18mA y VP=3V. Dibuje las caractersticas iDvDS y de
iDvGS.
Solucin:
De la ecuacin 4.12 encontramos el valor de K,
K=2 [mA/V2]
Luego la ecuacin (4.10) da el lmite entre la regin de Triodo y la de saturacin. De esta
manera se tiene,
iD= 2vDS2
donde iD est en mA y vDS en V. El dibujo de est ecuacin est con lnea segmentada en la
fig. 4.8.
47
20m
vDS=3 iD=18mA
iD
iD=18mA=IDSS
Regin
Triodo
15m
iD=K vDS2
10m
vDS=2 iD=8mA
iD=8mA
vDS=1 iD=2mA
iD=2mA
vGS=0
Regin de
Saturacin
vGS= 1 V
5m
vGS= 2 V
iD=0mA
0
0V
2V
Corte
4V
6V
8V
10V
vDS
Fig. 4.8 Caractersticas iDvDS del JFETn con IDSS =18mA y VP=3V.
20mA
iD
vGS=0 iD=18mA=IDSS
15mA
vDS=4V
10mA
vGS=1 iD=8mA
5mA
vGS= 2 iD=2mA
vGS=3=VP iD=0mA
0A
-3.0V
-2.5V
-2.0V
-1.5V
-1.0V
-0.5V
0V
vGS
Fig. 4.9 Caractersticas iDvGS del JFETn con IDSS =18mA y VP=3V.
4.2.6 Ruptura.
Apunte de Clases de Electrnica R.G.C.
48
iD
vGS=0
vGS= 1 V
vGS= 2 V
VB
vDS
Otra importante clase de dispositivos es el Transistor de Efecto de campo de metalxido-semiconductor (MOSFET). Existen dos tipos, conocidos como los MOSFETs de
deplexin y de mejoramiento (enhancement). Otro nombre para estos dispositivos es
Transistores de efecto de campo de compuerta aislada (IGFET).
El MOSFET de deplexin tiene caractersticas de salida casi idnticas a las del JFET,
pero su construccin es algo diferente Fig. 4.11a. Un delgado canal de semiconductor tipon,
generalmente silicio, conecta el source y drain. Sobre el canal hay una capa de material
aislante tal como dixido de silicio. Sobre el aislante hay una capa de metal (Aluminio o
silicio policristalino) que forma el gate. La regin p es llamada el sustrato o el cuerpo.
Apunte de Clases de Electrnica R.G.C.
49
xido
n
(a)
(b)
Fig. 4.11 MOSFETn de deplexin. a) Estructura fsica. b) Smbolo circuital.
410
G
S
D
metal
xido
n
(a)
(b)
Fig. 4.12 MOSFETn de mejoramiento. a) Estructura fsica. b) Smbolo circuital
La fig. 4.13 muestra la corriente de drain versus vGS para los tres tipos de FETs de
canal n. Note que el parmetro IDSS, el cual es til para caracterizar los JFETs y MOSFETs de
deplexin, no se aplican para MOSFET de mejoramiento. Para un MOSFET de mejoramiento,
los valores de K y Vth son necesarios para su caracterizacin.
iD
IDSS
VP
iD
iD
IDmax
IDmax
IDSS
(a)
(b)
Vth(c)
vGS
vGS
vGS
VP
Fig. 4.13 Corriente de drain versus vGS en la regin de saturacin para dispositivos de
JFET
MOSFET Deplexin
MOSFET Mejoramiento
canal n.
411
2
4
8
12
iD
[mA]
0
0.8
7.2
20
iD
IDmax
20mA
16mA
vDS=10V
12mA
8mA
A
4mA
vGS=Vth=2V
0A
0V
2V
4V
6V
8V
10V
12V
vGS
Fig. 4.14 Caracterstica iD versus vGS del MOSFETn de mejoramiento del ejemplo.
Para dibujar las caractersticas de drain, primero se obtiene los lmites entre las
regiones de Triodo y saturacin usando la ec. (4.10), es decir
iD= KvDS2 =0.2 vDS2
Apunte de Clases de Electrnica R.G.C.
412
VGS=12V
20mA
16mA
12mA
iD=K vDS2
8mA
VGS=8V
A
4mA
VGS=4V
0A
0V
5V
10V
VGS=2V
15V
20V
vDS
413
iD
+
vGS
+
vDS
Sin embargo, un problema ms significativo es que los parmetros del JFET varan
considerablemente de un dispositivo a otro. Para un tipo de JFET, el IDSS puede variar en una
relacin de 5:1. Adems, el voltaje de estrangulamiento VP es diferente de dispositivo a
dispositivo.
Como se ilustra en la fig. 4.17, pueden existir variaciones extremas de los parmetros
an en JFETs del mismo fabricante y denominacin. El rango de variacin mostrado es
tpico. Se observa que si el VGSQ fuera el mismo para todos los dispositivos, se obtiene una
considerable variacin en IDQ (IDQ=IDQ2 IDQ1). Por esto, el circuito de polarizacin fija no
es adecuado para polarizar un JFET. Un circuito de polarizacin ms prctico es mostrado en
la fig. 4.18, denominado circuito de autopolarizacin.
414
Recta de Polarizacin
VGS=Vgg
Dispositivo
de baja corriente
IDQ2
IDQ1
VGSQ
vGS
IDQ=1mA, VDSQ = 7V
En la caracterstica iD vGS
415
iD
+
vGS
+
vDS
Rs
4.18
Circuito
de
autopolarizacin para el
JFETn.
(4.15)
(4.16)
416
iD
Dispositivo
de alta corriente
Recta de Polarizacin
VGS= IDRs
Dispositivo
de baja corriente
IDQ2
IDQ1
VGSQ2
VGSQ1
vGS
Considerando que el dispositivo opera en la regin de saturacin, los valores del punto
Q deben satisfacer la ec. 4.8. Luego,
iD = K(vGS VP)2
Sustituyendo los valores y resolviendo, se encuentra
VGSQ= (IDQ/K) VP = 2.4748 3.5
Es decir,
VGSQ1= 2.4748 3.5= 5.9748, este valor se descarta, ya que es menor que VP.
VGSQ2= +2.4748 3.5= 1.0252, este valor es la solucin ya que se encuentra dentro
del rango [ VP , 0 ].
Tambin en el punto Q se debe satisfacer la ecuacin (4.16):
Apunte de Clases de Electrnica R.G.C.
417
VGSQ = IDQRs
Sustituyendo los valores y resolviendo, se encuentra
Rs = VGSQ/IDQ= 1.0252/2.5m=410.08
Por lo general, el punto Q de un amplificador no es crtico, y resultados satisfactorios
se obtienen utilizando el resistor estndar ms cercano. En este caso, considerando resistores
de 10% de tolerancia se utiliza Rs =390.
Ejemplo 4.5. Analizar el circuito anterior utilizando la resistencia estndar. Repetir el anlisis
utilizando un dispositivo con alta corriente que tiene IDSS=10mA y VP= 7V.
Solucin:
Primero, del ejemplo anterior tenemos IDSS=5mA, VP= 3.5V (K=0.4082mA/V2), Rd=2.2k,
Vdd=20V y el valor de la resistencia estndar encontrado es Rs=390. Como
VGSQ = IDQRs
y como el JFET opera en la regin de saturacin, entonces el punto Q est relacionado con la
ecuacin 4.8.
IDQ = K(VGSQ VP)2
Combinando las ecuaciones anteriores, tenemos
VGSQ = K(VGSQ VP)2Rs
Reordenando se obtiene,
VGSQ2+ [(1/ RsK) 2VP]VGSQ + VP2=0
P
418
Parmetros FET
Valor de Rs,
VGSQ , V
IDQ , mA
% de IDQ
410
1.025
2.5
0.0
390
0.997
2.556
2.24%
IDSS=10mA y VP=7V
390
1.994
5.113
104.52%
Ejercicio 4.5: Encuentre el valor ms grande de Rd que puede ser usado en el circuito anterior
si el transistor permanece en la regin de saturacin.
Resp.: Rdmax 20.1k
4.4.3 Circuito de Polarizacin fija y Autopolarizacin ( por divisor de voltaje)
Apunte de Clases de Electrnica R.G.C.
419
iD
+
vDS
420
Dispositivo
de baja corriente
Recta de Polarizacin
VGS=Vgg IDRs
IDQ2
IDQ1
VGSQ2
VGSQ1
Vgg/Rs
Vgg
vGS
Ejemplo 4.6: Disee un circuito de polarizacin fija ms autopolarizacin para el JFET del
ejemplo 4.4, el cual tiene: IDSS=5mA y VP= 3.5V (JFETn 2N4221), y Rd=2.2k, Vdd=20V.
El circuito debe tener IDQ=2.5mA. Disee para Vgg5V.
Solucin:
Se deben especificar R1, R2, y Rs. Como Vgg5V es especificado y Vdd=20V,
entonces
Vgg=20R2/(R1+R2)=5V
Luego, escogiendo un valor estndar para R2, por ejemplo R2=1M R1=3M
Esta eleccin es algo arbitraria. En algunos casos las especificaciones de alterna pueden forzar
una eleccin particular. A menos que exista algn motivo para elegir resistencias pequeas, se
prefiere seleccionar resistencias de valores elevados debido a que consumen menos.
Como K=IDSS/VP2=0.4082mA/V2
VGSQ= 1.0252V
Para este punto Q se debe satisfacer la ec. 4.18, de tal manera que
Vgg=VGSQ + RsIDQ
5= 1.0252 +Rs2.5m
Rs=2410 , cuyo valor estndar de 10% de tolerancia es Rs=2.2k.
P
421
Solucin:
Del ejemplo anterior
K=0.4082mA/V2 , VP=3.5V, Vdd=20V, Rd=2.2k, Rs=2.2k (resistencia estndar
ms cercana a nuestro valor de diseo)
El punto Q debe satisfacer las ecuaciones 4.18 y 4.19. Resolviendo ambas ecuaciones:
Vgg=VGSQ + RsID
ID = K(VGSQ VP)2
Reemplazando y ordenando,
VGSQ2 + [ 1/(RsK) 2VP]VGSQ + VP2 Vgg/(RsK)=0
Sustituyendo los valores y utilizando la resistencia estndar (Caso a), tenemos
VGSQa2 + 8.113VGSQa + 6.683=0
Resolviendo,
VGSQ1a=0.930V y VGSQ2a=7.183V. La segunda raz se descarta. Luego
IDQa = K(VGSQ1a VP)2 = 2.696mA
P
422
2410
1.025
2.5
0.0
2200
0.930
2.696
7.68%
IDSS=10mA y VP=7V
2200
2.825
3.558
42.32%
Como se puede observar, la variacin ms grande en IDQ es del orden del 42% en la
polarizacin por divisor de tensin. Sin embargo, en la autopolarizacin la variacin ms
grande en IDQ es del orden de 104%. Con este ejemplo se puede visualizar que el circuito de
polarizacin por divisor de voltaje mantiene una corriente de drain aproximadamente
constante.
Ejercicio 4.6: Disee un circuito de polarizacin para un MOSFET de mejoramiento que tiene
Vth=4V y K=103 A/V2. La fuente de alimentacin es Vdd=15V. Se desea el punto Q en
VDSQ5V e IDQ5mA. El circuito a utilizar debe ser uno en que la salida se obtiene en el
terminal de drain.
Resp.: Circuito por divisor de tensin, s se elige R1+R2=1.5M, R1=380k y R2=1.12M.
Rd no puede ser cero, porque la salida es por drain, se elige Rd=Rs=1k.
Ejercicio 4.7: En el ejercicio anterior, a) determine IDQ y VDSQ. b) Repita para un MOSFET
de mejoramiento que tiene Vth=5V y K=2 mA/V2.
Resp.: a) IDQ =4.87mA, VDSQ =5.27V; b) IDQ =4.56mA, VDSQ =5.87V.
Ejercicio 4.8: Un MOSFET de mejoramiento tiene Vth=2V y K=2 mA/V2. El circuito de
polarizacin por divisor de tensin tiene Vdd=20V, R1=R2=1M, Rs=2.2k, y Rd=1k.
Determine IDQ y VDSQ.
Resp.: IDQ =3.07mA, VDSQ =10.2V
Ejercicio 4.9: Determine el mayor valor de Rd que puede ser utilizado en el ejercicio anterior
para que el MOSFET permanezca en saturacin. Considere que R1 y R2 permanecen fijos.
Resp.: Rdmax=3.91k.
423
(4.20)
(4.21)
(4.22)
(4.21a)
(4.23)
(4.24)
(4.25)
(4.26)
Las ecuaciones 4.25 y 4.26 pueden ser representadas por el circuito equivalente de pequea
seal mostrado en la fig. 4.22. De esta manera el FET es modelado mediante una fuente
controlada de corriente conectada entre los terminales de drain y source.
424
D
+
gmvgs
vgs
(4.28)
Algunas veces, se requiere un modelo ms completo para el FET. Por ejemplo, para
considerar la respuesta en alta frecuencia se incluye pequeas capacitancias entre los
terminales del dispositivo. Las ecuaciones del dispositivo y el circuito equivalente que se
derivan slo describen el comportamiento esttico del dispositivo. Para corrientes y voltajes
de alta frecuencia, se requieren capacitancias adicionales para un modelo preciso.
Ms an, las ecuaciones de primer orden encontradas para el FET no incluyen un
trmino para considerar el pequeo efecto de vDS en la corriente de drain. Anteriormente, se
ha considerado que las caractersticas de drain son horizontales en la regin de saturacin,
pero esto no es exacto, la caracterstica de drain tiene una ligera pendiente con el incremento
en vDS. Si se quiere considerar el efecto de vDS en el circuito equivalente de pequea seal se
puede considerar el siguiente desarrollo: Dado que la corriente de Drain es una funcin del
voltaje gatesource, vGS, y del voltaje drainsource, vDS, utilizando una aproximacin de
primer orden se tiene:
iD=f(vGS, vDS)
iD =
iD
vGS
vGS +
VDS
iD
vDS
vDS
(4.29)
VGS
425
rd
iD
vGS
vDS
iD
VDS
VGS
iD
vGS
vDS
iD
=
VDS
=
VGS
id
vgs
vds
id
vds = 0
(4.30)
:resistencia de drain.
(4.31)
(4.32)
vgs = 0
vDS
vGS
ID
vDS
vGS
=
ID
vds
vgs
(4.33)
id = 0
(4.34)
La ec. (4.30) aplicada a un dispositivo de tres terminales como el FET define el equivalente
circuital mostrado en la fig. 4.23.
id
D
+
vgs
S
gmvgs
rd
S
426
(4.35)
ds
Sin embargo, id , vgs , y vds representan pequeos cambios en torno al punto Q. Por esto, la
condicin vds=0 es equivalente a que vDS sea constante en el punto Q, VDSQ. Luego
i
(4.36)
gm D
v GS v =V
DS
DSQ
(4.38)
(4.39)
GS
GSQ
Ejemplo 4.8: Dadas las caractersticas de drain del transistor 2N4222A determine los valores
aproximados de gm y rd en el punto Q definido por VGSQ= 0.5 y VDSQ=10V.
Solucin:
Localizando el punto Q en la fig. 4.24, evaluamos gm.
i
gm D
v GS v =V
DS
DSQ
427
Es decir, se debe hacer un cambio en el punto Q mientras se mantiene vDS constante. Por esto,
el cambio incremental se hace a lo largo de una lnea vertical a travs del punto Q.
Para obtener un valor representativo de gm, consideramos un incremento centrado en el punto
Q. Tomando los cambios partiendo desde la curva bajo el punto Q y terminando en la curva
sobre el punto Q, tenemos iD7.698 4.404=3.294mA y vGS=0 (1)=1V. Entonces
i
3.294mA
=
=3.294mS
gm D
1V
v GS v =V
DS
DSQ
iD
8.0mA
(10V,7.698mA)
VGS =0
(10V,5.937mA)
6.0mA
VGS =0.5
(10V,4.404mA)
VGS =1.0
4.0mA
VGS =1.5
2.0mA
0.0mA
0V
5V
10V
15V
vDS
GSQ
Como el cambio incremental se debe efectuar mientras vGS se mantiene constante, los cambios
son hechos a lo largo de la curva caracterstica a travs del punto Q. Luego 1/rd es la pendiente
Apunte de Clases de Electrnica R.G.C.
428
429
vf(t)
iin
+
vin(t)
ig=0
+
vgs
RG
gm vgs
rd RD
RL
+
vo
1
1 / rd + 1 / RD + 1 / RL
(4.40)
(4.41)
(4.42)
Resistencia de Entrada.
La resistencia de entrada Rin es dada por
Rin= vin/iin= RG
(4.43)
430
Resistencia de Salida.
Para encontrar la resistencia de salida de un amplificador se debe desconectar la
carga, y eliminar las fuentes independientes y enseguida "medir" la resistencia "vista" por
los terminales de salida. Este circuito equivalente se muestra en la fig. 4.27.
R
iin=..
ig=...
+
vin(t)
+
vgs=.....
RG
gm vgs
iv
rd RD
+
vv
Debido a que no hay fuente conectada al lado de la entrada del circuito, se tiene que
vgs=0, luego id= gm vgs=0, por lo tanto
Zo= vv /iv = rd||RD
(4.44)
Ejemplo 4.9 Encuentre la ganancia de voltaje, resistencia de entrada, y resistencia de salida
para un circuito source-comn como el de la fig. 4.25, donde RD =2.7k, RG =1M,
R=100k, RL=10k, y vf(t)=0.1sen(2000t) [V]. IDSS= 8mA, VP= 2V, rd=, e
IDQ=2mA. Considere VDD=15V.
Solucin:
gm = 2
I DSS I DQ
VP
=..........
RL=....................
AV=......................
Rin=......................
Zo=.......................
431
La resistencia RG provee una trayectoria para la corriente de fuga del gate. Una
razn para utilizar un seguidor de source es para obtener una alta impedancia de entrada, y
debera elegirse un alto valor para RG. Las resistencias ms grande disponibles estn en el
orden de los 10 M. An con estos valores de resistencia, la cada de voltaje continuo
generalmente es despreciable, de manera que se considera que el voltaje gatesource es
nulo. Como un resultado, el valor de la corriente de polarizacin es IDQ=IDSS. Debido a que
IDSS tiene considerables variaciones entre dispositivos, la corriente de polarizacin de este
circuito no est bien controlada. (Esta situacin puede ser corregida conectando RG a tierra,
pero esto produce un reduccin significativa de la resistencia de entrada.)
432
i0
+ vgs
+
Vf
Vin
gmvgs
rd
RS
RL
V0
Ganancia de voltaje.
Del circuito de la fig. 4.29 se observa que rd, RS y RL estn en paralelo. Luego s,
RL= rd||RS||RL
(4.45)
La corriente de entrada iin debe fluir a travs de RG. Por esto, la corriente que fluye a travs
de RL es iin + gmvgs. Por esto,
v0 = RL ( iin + gmvgs)
(4.46)
(4.47)
(4.48)
(4.49)
(4.50)
(4.51)
De esta expresin, se tiene que la ganancia de voltaje es positiva y menor que 1. Sin
embargo, en la mayora de los circuitos es slo ligeramente menor a la unidad.
433
Resistencia de entrada.
La resistencia de entrada puede ser encontrada de la ecuacin (4.50) se tiene Rin,
Rin = vin/iin= RG + RL (1 + gmRG)
(4.52)
De aqu se observa que la resistencia de entrada puede ser muy grande comparada a RG.
Resistencia de salida.
Para determinar la impedancia de salida se tiene el circuito de la fig. 4.30.
RG
+
vin(t)
iv
+ vgs
gm vgs
rd RS
+
vv
(4.53)
Este valor es muy bajo, y esta es otra razn para utilizar un seguidor de source.
434
Ejercicicio 4.14: Dados los FETs que se indican, complete la siguiente tabla:
Dispositivo
#
a
b
c
d
e
f
g
Canal
Tipo
n
n
p
p
Vt
vS
[V]
0
-2
0
2
-3
3
3
1
2
-2
-1
2
-2
-2
vG
[V]
3
2
-1
0
0
0
vD
[V]
2.1
-0.1
-3.0
-1.0
Modo
(Regin)
saturacin
-1.0
-3.0
d: saturacin;
corte
e: canal n, -2V;
#
a
b
c
d
e
f
g
h
vS
[V]
0
0
0
0
0
0
vG
[V]
-4
vGS
[V]
vD
[V]
5
-2
0
0
+2
0
vDS
[V]
Modo
operacin
saturacin
iD
[mA]
5
0
+1
+2
+2
2
5
5
0
0
25
triodo
triodo
435
RD=6.033k
R=182.8k
Resp.: VDS1=10.675V
VDS2=10.675V
ID2=1.325mA
Fig. 4.33
Ejercicicio 4.19 Usando el modelo del FET de baja frecuencia mostrado en la fig. 4.34a.
Derive y compare la ganancia de voltaje y la resistencia de salida para las configuraciones
de amplificadores mostradas en las fig. 4.34 b y c.
D
+
vgs
gm vgs
rd
+
vgs
rd
vgs
Fig. 4.34 a)
436
Fig.
Resp.:
4.34 b)
c)
R0= rd+ (+1) RG
R0= rd /(+1)
Ejercicicio 4.20 Disee un amplificador Mosfet de una etapa como el mostrado que tenga
una ganancia de voltaje de 8, y las condiciones del punto Q son IDQ=5mA, VDSQ=5V. Los
parmteros del transistor son IDSS=8mA, VP= 3V y rd=12k. Considere que todos los
condensadores son muy grandes.
M1
Fig. 4.35
Resp.: RD=2.91k
RS=1.09k
RG1=2.34M
RG2=560k
Fig. 4.36
Resp.: Vi= 1.293V
437
Ejercicicio 4.22 Determine la ganancia de voltaje para el circuito que se indica. Los
transistores son descritos por los siguientes parmetros:
BJT: hfe= = 150, hie=2.6k, hoe1=132k y en el punto Q se obtuvo:
ICQ=1.515mA, VCEQ=6.21V
MOSFET: : IDSS=2mA, VP= 2V, gm=2mA/V, rd=50k y en el punto Q
IDQ=2mA, VDSQ=14V
Fig. 4.37
Resp:
438
CAPTULO 5
REALIMENTACIN
5. Introduccin.
La realimentacin o retroalimentacin consiste en devolver una parte de la salida de un
sistema a la entrada. En un amplificador con realimentacin negativa, una parte de la seal
de salida es devuelta y restada a la seal de entrada original. En la realimentacin positiva, la
seal de realimentacin es devuelta y sumada a la seal de entrada original.
Generalmente en amplificadores, la realimentacin negativa es ms til que la
realimentacin positiva. Sin embargo, la realimentacin positiva es ms til en el diseo de
osciladores. Tambin, la realimentacin es una tcnica muy til en sistemas de control.
La realimentacin negativa tiene la desventaja de reducir la ganancia de un
amplificador. Sin embargo, se obtienen muchas ventajas, tales como:
1. Estabilizacin de la ganancia. En un amplificador realimentado diseado apropiadamente,
la ganancia es casi independiente de los parmetros del dispositivo activo (tales como r, ,
y gm). Al contrario, la ganancia depende casi nicamente de la red de realimentacin que es
construida con componentes pasivos estables (es decir, resistores y/o condensadores).
2. Reduccin de distorsin nolineal. Esto es particularmente beneficioso en amplificadores
de alta potencia para los cuales el punto de operacin debe variar sobre un amplio rango de
las caractersticas del dispositivo.
3. Reduccin de ciertos tipos de ruido, tales como el de las fuentes de alimentacin. Sin
embargo, existen algunos tipos de ruido que no se pueden reducir con realimentacin.
4. Control (por el diseador) de las impedancias de entrada y salida. Dependiendo de como se
utiliza la realimentacin, la impedancia de entrada se puede disminuir o aumentar. Ms
an, se puede controlar la impedancia de salida independientemente de la impedancia de
entrada.
5. Aumento del ancho de banda.
A menudo, estos beneficios de la realimentacin exceden con mucho la reduccin de la
ganancia, la cual puede ser superada agregando unas etapas adicionales de amplificacin.
En el diseo del amplificador y la red de realimentacin se debe ser cuidadoso para
evitar oscilaciones, las cuales son un problema delicado cuando se aplica realimentacin.
51
x i= x S x f
Amplificador
xf= xo
xo=A xi
Carga
Red de
Realimentacin
Fig. 5.1 Diagrama de bloques de un amplificador realimentado (Ntese que las variables
x pueden ser de voltaje o corriente).
Las ganancias A y pueden ser funciones complejas de la frecuencia, pero en este
apunte se consideran que ellas son constantes y reales. Si A y son valores positivos, el
denominador de la ec. (5.1) es mayor que la unidad, y por esto la ganancia con realimentacin
Af es menor que la ganancia A del amplificador original. Esta es la condicin para
realimentacin negativa.
La ganancia A puede ser:
AV (de voltaje)
AI (de corriente)
AG (de transconductancia)
AR (de transresistencia)
Apunte de Clases de Electrnica R.G.C.
52
Ganancia
AV
AG
AI
AR
Vin
Vout= A0Vin
A0
I12
VS
ia
+
Vf
R2
R1
R1
Fig. 5.2 Amplificador de voltaje (A0)
Vout = Vout
R1 + R2
realimentado por una red
resistiva.
En la malla de entrada
Vin = VS Vf
El amplificador entrega una salida (Vout) que es el voltaje de entrada (Vin) por la ganancia (A0)
Vout = A0 Vin = A0 ( VS Vf )= A0 ( VS Vout )
reordenando
A0
Vout =
VS
1 + A0
Como A0 es muy grande
Vf =
53
Af=
Vout 1 R1 + R2
=
VS
R1
independiente de A0 !
RS
rout
+
+
VS
vin
Avvin
rin
vout
rout
V
+
+
Vf
vout
rin
vout
54
iin
iS
AI
RS
Aiiin
rin
if
rout
I
+
rout
iout
rin
vout
AR
rout
+
iS
RS
vin
+
Ariin
rin
vout
if
+
rout
vout
rin
vout
55
Error
Corriente (se "toma" en paralelo en la entrada)
Muestra Tensin (se "toma" en paralelo en la salida)
Topologa paralelo/paralelo.
5.2.4 Topologas de realimentacin de corriente/error de tensin.
RS
iout
AG
+
VS
vin
Agvin
rin
rout
rout
+
Vf
iout
rin
56
5.3 Efecto de las conexiones de la red de realimentacin en las resistencias de puerta del
Amplificador.
5.3.1 Resistencia de entrada en la conexin con mezclado de entrada en serie.
Este es el caso de las topologas serie/paralelo y serie/serie.
En el caso serie/paralelo, (amp. de voltaje)
Vfx= vout AVvin (routA 0)
y, en el caso serie/serie, (amp. de transconductancia)
Vfx= iout AGvin (routA )
En general, se escribe para estos dos casos
VFx= Avin
Luego,
VS ienrin ienrout VFx =0
como
VFx= Avin y vin= ienrin
Entonces,
VS = ien(rin + rout +Arin)
Luego,
v
Rin = S = rout + (1+A)rin (1+A)rin , (rout<< (1+A)rin)
ien
Es decir, con realimentacin la impedancia aumenta en un factor (1+A).
(5.3)
RS
ien
VS
+
vin
rin
rout
+
Vf
vout=vFx
57
1 + A
v
1
rin
rin
luego Rin = S =
+
||rout
=
iS rin
rout
1+ A
1+ A
(5.4)
RS
vin
rin
if
rout
Aiin
58
xS=0 +
xin= xf
Agvin
rout
vx
Vv
xf= iout
rin
59
v v ( v v A x in ) v v ( v v A ( v v ))
+
=
+
rin
rout
rin
rout
1
v 1 + A 1
rout
rout
Rout = v =
+ =
||rin
(5.6)
1+ A
iv rout
rin
1+ A
Es decir, la impedancia de salida con realimentacin se ve diminuida en el factor (1+A).
rout
xS=0 +
iv
xin= xf
Axin
vv=vout
xf= vout
+
rin
vout
510
rout
Vout
Vin
VS
rin
AV Vin
I12
ia
R2
+
Vf
R1
Solucin:
Como rin es grande en comparacin a R1 y R2, tenemos ia << I12, luego
R1
Vf =
Vout = Vout
R1 + R2
Es decir, =10k/(10k+50k)=1/6=0.167
luego, A= 1051/6=1667>>1
Entonces,
AV
1
1 + AV
Como la realimentacin es de tensin con error de tensin (serie/paralelo), de la ec. (5.3)
Rin=rout + (1+A)rin
=R1|| R2 + (1+1051/6)1M=16.7G
Tambin de la ec. 5.6
rout
Rout=
||rin=0.006
1+ A
Af =
511
salida. Muchas veces una ventaja en una aplicacin puede ser una desventaja en otra, por esto,
el tipo de realimentacin a utilizar depende del tipo de amplificador y de la aplicacin.
En el circuito de la fig. 5.10, se muestra un equivalente del circuito realimentado original, en
este caso se considera el efecto de la realimentacin. En efecto, para el circuito de entrada se
ha determinado un equivalente de Thevenin, y en la salida se ha considerado el efecto de carga
de la red de realimentacin. Ntese que en el anlisis de los circuitos realimentados se
considera, en general, que los amplificadores son unidireccionales. Es decir, el amplificador A
amplifica desde izquierda a derecha, y la red de realimentacin desde derecha a izquierda.
rout
Vout
Vin
VS
rin
AV Vin
rout= R1||R2
+
Vout
rin=R1+ R2
Fig. 5.10 Equivalente del circuito realimentado original, en este caso se considera el
efecto de la realimentacin.
512
513
Topologa
Real.: V
error: V
AV
Caracterstica
xf
V
x0
V
Para hallar el lazo de entrada*
V0 =0
Para hallar el lazo de salida*
Ii =0
Fuente de seal
Thevenin
vf /v0
=xf/xo
A=x0/xi
AV =v0 /vi
D=1+A
1+AV
Af
AV /D
Rif
RiD
R0f
R0 /D
Real.: I
Real.: I
Real.: V
error: V error: I
error: I
AG
AI
AR
V
I
I
I
I
V
I0 =0
I0 =0
V0 =0
Ii =0
Vi =0
Vi =0
Thevenin Norton
Norton
vf /i0
if /i0
if /v0
AG =i0 /vi AI =i0 /ii AR =v0 /ii
1+AG
1+AI
1+AR
AG /D
AI /D
AR /D
RiD
Ri/D
RiD
R0 D
R0 D
R0 /D
Este procedimiento entrega el circuito del amplificador bsico sin realimentacin, pero
considerando su efecto, es decir, teniendo en cuenta la carga que producen la red de
realimentacin , la resistencia de carga RL y la resistencia de la fuente RS.
514
515
Fig. 5.13 Circuito equivalente para determinar la impedancia de salida del amplificador
sin realimentacin.
b) Anlisis del Amplificador realimentado aplicando el Procedimiento de la Tabla 5.2, se
tiene:
Apunte de Clases de Electrnica R.G.C.
516
......................
Fig. 5.14 Circuito bsico sin realimentacin pero considerando sus efectos. La etapa de
entrada y la de salida se determinan segn el procedimiento.
Clculo de los parmetros del amplificador bsico:
.........................................................................
.........................................................................
.........................................................................
= xf /xo = . . . . . . . . . . . . . . .
.........................................................................
.........................................................................
A= x0 /xi =. . . . . . . . . . . . . . .
.........................................................................
Apunte de Clases de Electrnica R.G.C.
517
.........................................................................
D= 1 + A = . . . . . . . . . . . . . . .
.........................................................................
Af = Af /D =. . . . . . . . . . . . . . .
Impedancia de entrada del amplificador bsico,
.........................................................................
.........................................................................
Ri =. . . . . . . . . . . . . . .
Luego:
Rif =. . . . . . . . . . . . . . .
.........................................................................
.........................................................................
Impedancia de salida del amplificador bsico, del circuito equivalente de la fig. 5.15
Fig. 5.15 Circuito equivalente para determinar la impedancia de salida del amplificador
bsico sin realimentacin (pero con sus efectos).
R0 =. . . . . . . . . . . . . . .
.........................................................................
Apunte de Clases de Electrnica R.G.C.
518
.........................................................................
Luego:
R0f =. . . . . . . . . . . . . . .
200
0
IE(Q2)/I(Iin)
200K
100K
(1.00K,6.32K)
SEL>>
0
100mHz
V(inA)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
519
I`0
If
Iin
Fig. 5.17 Amplificador bsico sin realimentacin pero considerando el efecto de esta.
400
(1.00K,392.8)
200
0
IE(Q2)/I(Iin)
200K
100K
(1.00K,4.30K)
SEL>>
0
100mHz
V(inA)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
E1:(16.2K,4.02K) E2:(100.0m,2.48) DIFF(E):(16.2K,4.02K)
520
300m
(1.00K,253.7m)
200m
100m
0
I(Cf2)/IE(Q2)
400
(1.00K,348.3)
200
SEL>>
0
100mHz
I(RL)/I(Iin)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
F1:(1.43M,15.1) F2:(100.0m,21.3m) DIFF(F):(1.43M,15.1)
3.0K
(1.00K,2.60K)
SEL>>
2.0K
100mHz
10Hz
(V(e2p)-V(e2))/I(VvRo)
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
G1:(10.5,2.61K) G2:(100.0m,3.46K) DIFF(G):(10.4,-844.5)
521
522
4.0
(1.00K,3.90)
Aif=Io/Iin=IE2/Iin
2.0
Aif=Ai/(1+Ai*B)
SEL>>
0
IE(Q2)/I(Iin)
10K
Zif=Vb1/IC1=Zi'/(1+Ai*B)
5K
(1.00K,29.9)
0
100mHz
V(b1)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
0A
SEL>>
-1.0uA
I(Iin)
-700uA
IEQ2=712uA
(764.6u,-709.4u)
-710uA
(262.3u,-717.2u)
-720uA
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
IE(Q2)
Time
Fig. 5.23 Respuesta temporal (f=1kHz) en la cual se puede ver que la amplitud de la
seal de salida es (717.2u709.4u)/2=3.9uA (ntese que la componente
continua por el emisor es de 712uA) cuando la entrada es de 1uA, y adems las
seales estn en contrafase, por lo tanto Aif=I0/Iin= 3.9.
Apunte de Clases de Electrnica R.G.C.
523
Fig. 5.24 Medicin de la impedancia de salida del circuito realimentado (Ntese que la
impedancia de salida vista por RL a frecuencias medias es Rc2//(1/hoe2) Rc2, y
no se ve afectada por la realimentacin).
300K
(1.00K,261.7K)
200K
100K
0
100mHz
10Hz
(V(e2p)-V(e2))/ I(VvRo)
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
524
Ejemplo 5.4 Para el circuito de la figura 5.9, con A=102 V/V, encuentre R2/R1 para una
ganancia de voltaje en lazo cerrado de 8 V/V. Cul es el valor correspondiente de ? Cul es
la cantidad de realimentacin en dB? Para Vs=0.125V, encuentre V0, Vf y Vi. Si A se
incrementa en un 100%, cul es el porcentaje de cambio en Af?
Solucin:
A
, luego como Af= 8 y A= 102 entonces
Se tiene que la ganancia en lazo cerrado es Af=
1+ A
=0.115. Ahora, del circuito se puede ver que = R1/(R1+ R2)=1/(1+ R2/R1) y de aqu
R2/R1=7.696
La cantidad de realimentacin
D=1+A = A/Af =102/8=12.5
y en decibeles
DdB=20log(12.5)=22dB
Para Vs=0.125V, V0= Af Vs=80.125=1V, Vf=V0=0.1151=0.115V,
Vi = V0/A=1/102=0.01V, o tambin Vi = VS Vf =0.01V
Para un incremento de A en un 100%, es decir A=200 se tiene que Af =
A
=8.33, mayor
1+ A
(e.1)
525
(e.2)
526
Ejemplo 5.6 Considere que el circuito de polarizacin (que no est mostrado completamente)
produce IC1=0.6mA IC2=1mA e IC3=4mA. Con hfe= = 100
hre=
Determine A, , Af=I0/VS, V0/VS , Rinf y Rof.
I0
+
Vf
527
I0
If
+
Vf
ib1
hie1
RC1
Rf
hie2
ib2
RC2
hie3
ib3
RC3
Rf
RE1
RE2
RE2
RE1
528
I0
A
=
VS 1 + A
La ganancia A se obtiene del circuito equivalente de la fig. 5.30. En este circuito se pueden
plantear las siguientes ecuaciones en el circuito de entrada.
Dado que se necesita determinar Af=
es decir,
es decir,
ib1=76.51SVS
es decir,
I0 = 101 ib3
I 0 I 0 ib3 ib 2 ib1
=
=101(34.43)( 78.25)76.51=20.82 [S]
VS ib3 ib 2 ib1 VS
I
A
20.82
Finalmente, Af= 0 =
=
= 0.0837 [S]
VS 1 + A 1 + 20.82 119
.
la desensibilidad D=(1 + A)=248.76
Con esto,
A=
529
RC2
ib3
hie3
RC3
vv
Rf
RE2
RE1
Ejemplo 5.7 En el circuito realimentado que se indica hfe=100, compruebe que hie1=1.2k y
hie2=708. Identifique las funciones de Rf1 y Rf2, el tipo de realimentacin, realice el anlisis y
obtenga A, , Af, Rinf y Rof.
Fig. 5.32
530
La resistencia de 22k provee una realimentacin que actua en c.c. y muy baja frecuencia
debido a la accin de C3. Su funcin es estabilizar el punto de trabajo de los transistores ya
que introduce una realimentacin negativa, por ejemplo, supongase que IC1 aumenta (debido a
un aumento de la temperatura) |VC1| disminuye |VE2| disminuye |IB1| disminuye (a
travs de la resistencia de 22k) tiende a compensar el aumento de IC1.
El circuito equivalente para pequea seal es:
De aqui se observa que la realimentacin se produce a travs de las resistencias Re1 y Rf1, y
es una tensin proporcional a la tensin de salida.
Amp. con realimentacin de tensin en serie
(En efecto, de la figura se puede observar que la entrada alterna es entre base y emisor de Q1.
Si suponemos que vbe1 aumenta (por ejemplo, por efecto de la temperatura) ib1 aumenta
ib2 aumenta v0 aumenta vf aumenta. Como vbe1 = vi vf, luego, ya que vf aumenta y vi
se mantiene, entonces vbe1 disminuye; compensando de esta forma el aumento inicial
realimentacin negativa!
De acuerdo al procedimiento sealado en la Tabla 5.2 tenemos:
Circuito de entrada > V0 = 0
Circuito de salida
> Ii = 0
Con esto, el amplificador bsico sin realimentacin queda:
Del circuito
xf=Vf
x0=V0
Luego = xf /x0= vf /v0=0.076
Apunte de Clases de Electrnica R.G.C.
531
Y la ganancia de voltaje es
AV= v0 /vi = v0 /ib2 ib2 /ib1 ib1 /vi
se tiene,
v0 = ib2 RC2||RX2||RL= 14442ib2
532