0 calificaciones0% encontró este documento útil (0 votos)
51 vistas9 páginas
Este documento describe el diseño de un multiplexor y demultiplexor. Un multiplexor toma varias entradas de datos y permite que solo una alcance la salida, controlada por las entradas de selección. Un demultiplexor realiza la función opuesta, tomando una entrada de datos y dirigiéndola a una de varias salidas posibles. El documento provee diagramas y explica cómo implementar estos circuitos lógicos usando circuitos integrados como el 74LS151 y 74LS153.
Este documento describe el diseño de un multiplexor y demultiplexor. Un multiplexor toma varias entradas de datos y permite que solo una alcance la salida, controlada por las entradas de selección. Un demultiplexor realiza la función opuesta, tomando una entrada de datos y dirigiéndola a una de varias salidas posibles. El documento provee diagramas y explica cómo implementar estos circuitos lógicos usando circuitos integrados como el 74LS151 y 74LS153.
Este documento describe el diseño de un multiplexor y demultiplexor. Un multiplexor toma varias entradas de datos y permite que solo una alcance la salida, controlada por las entradas de selección. Un demultiplexor realiza la función opuesta, tomando una entrada de datos y dirigiéndola a una de varias salidas posibles. El documento provee diagramas y explica cómo implementar estos circuitos lógicos usando circuitos integrados como el 74LS151 y 74LS153.
Objetivo de la prctica: Disear un multiplexor de 4 entradas o canales de
informacin, en los cuales cada canal est compuesto de 4 bits; y disear tambin un demultiplexor o selector de datos que reciba de entrada un canal de 4 bits de informacin y tenga cuatro canales de salida de 4 bits cada uno. Duracin: 2 oras. Material necesario: !na fuente de voltaje de "# $ D%& de ' entradas cada uno 2( )*D (cinco grupos de 4 )*D, cada grupo de un solo color) "2 resistencias de 4+( oms 2 tablillas de conexiones (protoboard) Los siguientes circuitos inte,rados o equivalentes: Dos +4)-."/ y un +4)-."$. 0lambre para conexiones. Manual *12 -emiconductors 0utores 3elfono: "+245/((( &rof. M. en 1. -alvador -aucedo 6lores extensin: "4/$2 &rof. %n,. &ablo 6uentes 7amos extensin: "4$2/ 0lumno &%6%: 0rin Durn 8eltrn extensin: "4/24 n multiplexor o selector de datos es un circuito lgico combinacional que acepta varias entradas de datos y permite slo a una de ellas alcan9ar la salida. !l encau"amiento deseado de los datos de entrada #acia la salida es controlado por entradas de -*)*11%:; (que algunas veces se conocen como entradas de enrutamiento). La fi,ura ".., muestra el dia,rama funcional de un multiplexor ,eneral (MUX). !n este diagrama las entradas y salidas se tra"an como flecas ,randes para indicar que pueden ser una o ms l<neas de seales. !$iste una se%al de entrada, *;, para permitir al multiplexor reali"ar su funcin. &uando *; = (, todas las salidas son (. 6i,ura "... Dia,rama funcional de un multiplexor di,ital >M!?@ !l multiplexor act'a como un interruptor de posiciones mAltiples controlado digitalmente, donde el cdigo digital que se aplica a las entradas de -*)*11%:; controla qu entradas de datos ser(n trasladadas #acia la salida. )or e*emplo, la salida B ser( igual a la entrada % ( para alg'n cdigo de entrada se -*)*11%:; espec+fico, y as+ sucesivamente. ,ic#o de otra manera, un multiplexor selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. - esto se le llama M!)3%&)*?07. M!)3%&)*?O7 8C-%1O D* 2 *;370D0-. La fi,ura ".2, muestra la circuiter+a lgica de un multiplexor de 2 entradas,% ( e % . , y una entrada de seleccin -. !l nivel lgico que se aplica a la entrada - determina qu compuerta D se #abilita de manera que su entrada de datos atraviese la compuerta O #acia la salida B. .bservando esto desde otro punto de vista, la e$presin booleana de la salida es: B = % ( -E F % . - &on -=(, esta e$presin se convierte en: B = % ( . . F % . . ( lo cual indica que B ser( idntica a la se%al de entrada % ( , que puede ser un nivel lgico fi*o o bien una se%al lgica que varia con el tiempo. &on -=., la e$presin se transforma en: B = % ( . ( F % . . . lo que muestra que la salida B ser( idntica a la se%al de entrada % . . M!)3%&)*?O7 D* 4 *;370D0-. /e puede aplicar la misma idea b(sica para formar el multiplexor de 4 entradas, que se muestra en la fi,ura ".$. -qu+ se tienen 4 entradas, que se transmiten en forma selectiva a la salida, con base en las 4 combinaciones posibles de las entradas de seleccin - . - ( . &ada entrada de datos se accede con una combinacin diferente de niveles de entrada de seleccin. % ( se captura con - . - ( negadas las dos, de manera que % ( pase a travs de su compuerta D #acia la salida B slo cuando - . =( y - ( =(. La tabla mostrada en la fi,ura ".$, da las salidas de los otros $ cdigos de seleccin de entrada. /u s<mbolo. !n las familias lgicas 33) y 1MO- se dispone regularmente de multiplexores de 2, 4, ' y ./ entradas. !stos circuitos integrados pueden ser combinados para la multiplexacin de un gran n'mero de entradas. Diseando el multiplexor. La siguiente figura muestra el dia,rama a bloGues del multiplexor: Multiplexor de 4 canales de entradaH cada uno de 4 bits >4x.@ .bsrvese que el multiplexor debe ser de 4 canales, cada uno de 4 bits. !l multiplexor puede obtenerse con 4 multiplexores de 4x., como se muestra en el siguiente lo,i,rama: !l dia,rama topol,ico del multiplexor de 4x. (cuatro canales de entrada y uno de salida) se muestra a continuacin: n demultiplexor reali"a la funcin opuesta a la de un multiplexor, por e*emplo, un demultiplexor de n salidas de un bit, tiene una entrada de datos y - entradas para seleccionar una de las n=2 - salidas de datos. !l s<mbolo de un demultiplexor con 4 salidas se muestra en la figura ad*unta: Diseamos a#ora el demultiplexor de 4 canales de informacin y 4 canales de salida, donde cada canal de salida tiene cuatro bits. !l lo,i,rama se presenta en la siguiente figura: Dia,rama topol,ico de un demultiplexor o distribuidor de datos de un canal de entrada I cuatro canales posibles de salida. ;O30: Observar la conexin de los )*D en este circuito I tomar en cuenta la polari9acinH pues el ."/ es de colector abierto &7O1*D%M%*;3O *?&*7%M*;30) 0rmar los dos circuitos topol,icos anteriores.
1onsultar las confi,uraciones internas de los circuitos integrados a
utili"ar en el manual ECG Semiconductors.
&on base en este manual y a la confi,uracin interna del circuito
integrado +4)-."" o +4)-."/, explicar por Gu se conect de esa manera el DIP.
Dibujar el dia,rama de la confi,uracin interna de los circuitos
integrados utili"ados. 1!*-3%O;07%O .. -l cerrar el circuito del canal " del DIP, la se%al que manda es 0un . o un (1 2. -l cerrar el circuito del canal / del DIP, la se%al que manda en 0un ( o un .1 $. /i quisieras mane*ar las se%ales de entrada con puros ceros o con puros unos 0Gu circuito integrado tendr+as que ane$ar a la cone$in del dia,rama topol,ico del demultiplexor para obtener la misma respuesta de salida1 4. Dibuja el dia,rama de la respuesta de la pregunta 2. ". 0Ju significa el c<rculo peGueo dibu*ado en la entrada de cualquier compuerta o circuito1 7: Jue esa compuerta o circuito se activa en cero. /. 1ompletar la tabla funcional del siguiente circuito inte,rado (1%). -*)*11%:; D* *;370D0- &*7M%-O >a o b@ *;370D0- >a o b@ -0)%D0 >a o b@ - . - ( *E % ( % . % 2 % $ B x x . x x x x ( ( ( ( ( x x x ( ( ( ( . x x x . ( . ( x ( x x ( ( . ( x . x x . . ( ( x x ( x ( . ( ( x x . . ( x x . . ( x x x significa no importa +. 1alcular la tabla funcional del siguiente 1% y dibujar su lo,i,rama. 0 ( 0 . * a * b O ( O . O 2 O $ * a * b O ( O . O 2 O $ x x ( ( . . x x ( . ( . ( x x . . x x .