Circuitos combinacionales

Un circuito combinacional, como su nombre lo sugiere es un circuito cuya salida depende

solamente de la combinacin de sus entradas en el momento que se est realizando la medida
en la salida. Analizando el circuito, con compuertas digitales, que se muestra (ver el diagrama) se
ve que la salida de cada una de las compuertas que se muestran, depende nicamente de sus
entradas.

La salida F (salida final o total del circuito) variar si alguna de las entradas A o B o las dos a la vez
cambian. Los circuitos de lgica combinacional son hechos a partir de las compuertas bsicas:
compuerta AND, compuerta OR, compuerta NOT. Tambin pueden ser construidos con
compuertas NAND, compuertas NOR, compuerta XOR, que son una combinacin de las tres
compuertas bsicas.

_ Un circuito combinacional se
analiza determinando la salida de
los elementos lgicos que lo
constituyen ( normalmente puertas
lgicas), partiendo de las
variables de entrada y
avanzando
en el sentido de la seal hacia la
salida.

Circuito o sistema est construido con puertas AND, OR y NOT, su salida

o salidas (la expresin de la funcin que realiza) puede obtenerse de una forma
sencilla:
_ Partiendo de las puertas de entrada y progresando hacia las salidas a travs de los
diferentes "niveles" del circuito lgico.
_ Un nivel representa cada paso por una puerta y la de salida es el primer nivel.
_ Las puertas cuya salida alimentan al primer nivel, constituyen el segundo nivel, y as
sucesivamente.
_ Un sencillo ejemplo N 1 se da en la Figura
SINTESIS DE CIRCUITOS combinacionales:
_ Vamos a exponer las fases del proceso de sntesis (diseo) de circuitos
combinacionales:
_ Definicin de la funcin a realizar y especificacin de las entradas y salidas.

_ Obtencin de la tabla de la verdad de la funcin (o funciones) a generar: En ella

intervienen solamente las especificaciones que podramos llamar "lgicas".

_ A partir de dicha tabla, y con ayuda de los mapas de Karnaugh _ha de procederse a la
simplificacin de la funcin lgica.

_ Obtendremos la funcin como una suma de productos (minterms) o bien como un

producto de sumas (con los maxterms).

_ NOTA: la forma cannica conduce a una realizacin o implementacin en dos niveles.

_ La tcnica de simplificacin puede modificarse para obtener, por ejemplo, una economa
de puertas. En particular esto puede ocurrir en dos situaciones frecuentes:

_ Cuando se desea generar simultneamente varias salidas (varias funciones)

_ Cuando se desea obtener el circuito en tres niveles que, en algunos casos, resulta
ventajoso sobre el de dos niveles.

_ No existen reglas concretas para obtener una expresin ptima.

_ Finalmente se realiza la implementacin de la expresin aceptada como ptima

mediante puertas lgicas.

_ AND y OR.

SINTESIS DE CIRCUITOS combinacionales:

_ Implementacin con puertas AND, OR, NOT: es la ms directa

_ Se realiza en el ltimo paso del apartado anterior, sustituyendo las operaciones
bsicas (suma lgica, producto lgico y complementacin) _ por su representacin
simblica obteniendo la realizacin del circuito mediante puertas lgicas.

Ejemplo: Una vez realizado mi diseo he obtenido la funcin: F: A*B*C+A*C+B

siendo A,B,C las entradas.
_ La Implementacin parcial con puertas AND, OR Y NOT sera:
MULTIPLEXORES

Un multiplexor es un sistema digital que consta de varias entradas y una salida, y

mediante un mecanismo de seleccin, una determinada entrada se transfiere a la salida.
_ Una definicin ms formal de multiplexor sera la de un circuito combinacional con:
_ 2n entradas de datos (k0, k1, k2, ... )
_ n entradas de seleccin o control (a, b,.. )
_ Funcionamiento: permite elegir cul es el canal de entrada cuya informacin aparece
en el de
salida.
_ La seleccin del canal de entrada se realiza con el nmero binario puesto en la
entrada de seleccin.

La sntesis con puertas lgicas se realiza obteniendo

la expresin lgica de la salida Z, obteniendo :

Circuito lgico del Multiplexor

Implementacin de funciones lgicas mediante Multiplexores: pueden ser

utilizados, para la sntesis de funciones combinacionales en la forma siguiente

_ Las entradas de seleccin se toman como entradas de las variables.

_ Para una combinacin dada de las variables de entrada se establece una "conexin"
entre la entrada correspondiente y la salida.
_ De modo que basta con poner el terminal correspondiente a 0" o a 1" segn el valor
que ha de tomar la funcin para la combinacin seleccionada de las entradas (segn la
tabla de verdad).
_ De modo que para generar una funcin de tres variables necesitamos un multiplexor
de 8 a 1.
_ Ejemplo: queremos generar la funcin
Implementacin de funciones lgicas mediante Multiplexores.

Y an ms: basta utilizar un multiplexor de 4 a 1, procediendo de la siguiente manera:

_ Seleccionadas n-1 de las n variables, para cada conjunto de ellas, la salida puede tomar
uno
de los cuatro valores siguientes:
_ 0", cualquiera que sea el valor de la n-sima variable
_ 1", cualquiera que sea el valor de la n-sima variable
_ C, es decir el valor que toma la n-sima variable
_ C, el complementario.
_ Ejemplo, de la misma_

DEMULTIPLEXORES
_ El funcionamiento es el contrario al del multiplexor,
encauzando los datos desde una fuente comn de entrada
hacia uno de 2n destinos de salida.
_ Por tanto, un demultiplexor es un circuito combinacional
con:
_ una entrada J
_ n entradas de seleccin
_ 2n salidas. La informacin J se puede hacer aparecer en
cualquiera de las salidas aplicando a las entradas de seleccin
la combinacin binaria adecuada.
_ Es importante comentar que los demultiplexores pueden
trabajar como decodificadores.
_ Supongamos que tenemos un DEMUX 1:4 ( una J entrada a
cuatro salidas)
_ Si hago la entrada J=1 siempre activa, transformo el
funcionamiento a un DECODIFICADOR 2:4
_ Actuando ahora las seales de seleccin (a, b,... ) como entrada de
cdigo a decodificar
_ las salidas como salidas del cdigo decodificado.
funcin lgica de 3 variables
Un decodificador es un circuito
lgico combinacional, que convierte
un cdigo de entrada binario
de N bits en M lneas de salida
(N puede ser cualquier entero
y M es un entero menor o igual
a 2N), tales que cada lnea de salida
ser activada para una sola de
las combinaciones posibles de
entrada. La Figura 1, muestra el
diagrama general de
un decodificador de N entradas
y Msalidas.

Puesto que cada una de las

entradas puede ser 1 o 0,
hay 2N combinaciones o cdigos de
entrada.

Para cada una de estas combinaciones de entrada slo una de la M salidas

estar activada 1, para lgica positiva; todas las otras salidas estarn en 0.

Muchos decodificadores se disean para producir

salidas 0 activas, lgica negativa, donde la salida seleccionada es 0mientras que
las otras son 1.

Esto ltimo se indica siempre por la presencia de pequeos crculos en las lneas
de salida del diagrama del decodificador.

Algunos decodificadores no usan todos los 2N cdigos posibles de entrada,

sino slo algunos de ellos.

Por ejemplo, un decodificador BCD a DECIMAL, tiene un cdigo de entrada de

4 bits, el cual slo usa diez grupos codificados BCD, 0000 hasta 1001.

Algunos de estos decodificadores se disean de tal manera, que si cualquiera

de los cdigos no usados se aplican a la entrada, ninguna de las salidas se
activar.
La Figura 2, muestra la circuitera para un decodificador con 3 entradas
y 23=8 salidas. Como slo usan compuertas Y, las salidas activadas son 1. Para
tener salidas activadas 0, deberan usarse compuertas NO Y.

Puede hacerse referencia a este decodificador de distintas maneras, todas ellas

vlidas y usuales. Pude llamarse

un decodificador de 3 lneas a 8 lneas (3x8), porque tiene tres lneas de entrada

y ocho de salida. Tambin recibe el nombre
de convertidor o decodificador debinario a octal, porque toma un cdigo de
entrada binario de tresentradas y produce un 1 en una de las ocho (octal) salidas
correspondientes a ese cdigo. A veces se hace referencia al circuito como como
un decodificador 1 de 8, porque una de las 8 salidas se activa a la vez .

A continuacin se muestra la tabla funcional para este decodificado

A continuacin se muestra la tabla funcional para este decodificador

 Sumadores

Sumadores
Reglas bsicas de la suma binaria Estas
operaciones se realizan mediante un circuito
lgico (compuesto de puertas lgicas)
denominado semisumador.

Semisumador-(Floyd, 2000, p. 332-333)-

Propsito: permite sumar dos bits sin tener en
cuenta los acarreos provenientes de la adicin de
bits anteriores.

-Un semisumador admite dos dgitos binarios

en sus entradas y genera dos dgitos binarios
en sus salidas: un bit de suma y un bit de
acarreo.

Sumador completo
Acepta dos bits de entrada y un acarreo procedente de una etapa anterior y
genera una salida de suma y un acarreo de salida
Los sumadores se conectan en cadena para conseguir sumadores de ms capacidad.

sumadores de 4 bits. Se encuentran realizados en C.I

Se implementan mediante cuatro sumadores completos.

Los acarreos son internos excepto un acarreo de entrada C1 y otro de salida C0 que permiten la
conexin de varios sumadores.