DE2010AL1P2

Introduccion al diseo electronico
Por: Pablo Rivas S.

Metodo de evaluacion del curso:
Asistencia = 20% calificacion total
Proyectos de diseo terminados = 20%

Trabajos para entrega/exposicion = 10%
Examenes, parciales y global = 50%
Los trabajos y practicas en este nivel, son individuales a menos
de que se indique otra cosa. La eficacia del curso es una
responsabilidad compartida maestro alumno, cada quien
debera hacer lo que le corresponde bien y a tiempo.
Objetivos:
Analizar el metodo general de diseo
Analizar el metodo tradicional de
diseo
Analizar el metodo predictivo de
diseo
Interpretacion total de
especificaciones de partes (data
sheet)
Introduccion al diseo analogo
Concretizar 2 diseos analogos Min.
Introduccion al diseo de PCBs

Analisis de datos de semiconductores
Analisis de la fuente de
alimentacion lineal
alimentacion de conmutacion
alimentacion digital
Diseo de fuente de alimentacion
lineal con regulador de voltaje
discreto
Diseo de fuente de alimentacion
simetrica con reguladores
integrados
Diseo de una fuente de

alimentacion variable con regulador
integrado
Diseo de PCBs con DIP trace
Analisis de las topologias basicas
de SMPS
Fuentes de ESD
Control de ESD
Epecific. de ESD en Data Sheet
Valores de una onda de CA
Metodo general del diseo
Concepto
Diseo
Integracion
Concepto
Determinar objetivos/meta del sistema

Determinar las prioridades
Explorar las posibles configuraciones del sistema
Particionado del diseo
Localizar especificaciones del circuito.
Definir el mercado meta del sistema
Diseo
Diseo a nivel circuito
Explorar las topologias de los circuitos
Investigar y seleccionar componentes
Determinar cuando las
deseadas
del circuito son realizables
especificaciones
Verificar el desempeo del sistema.
Balancear el diseo entre funcionalidad y costo
Definir si programas para apoyar el diseo asi
como para su simulacion existe
Integracion
Combinacin de circuitos individuales.

Analisis de las fallas
observadas
Rediseo del sistema a como se requiera
Rediseo del circuito
Relocalizacion del circuito
Reconfiguracion del sistema
Modificacion del sistema a como se requiera
Redefinir la definicin del proyecto a como se requiera.
Tres consideraciones criticas de diseo

Timpo para
mercado
Costo
Desempeo
Metodos para diseo (metodo tradicional)

Diseo
Redisear
Integrar
Construir
Probar
Funciona?
Si
Producir
NO
Metodos para diseo (metodo tradicional)
Metodos para diseo
(apoyado en software o predictivo)
Si
Diseo
Integrar
Simular
Rediseo
Construir
Funciona?
NO
Probar
NO
Actividades realizadas por software
Funciona?
Si
Producir
Actividades realizadas fisicamente
Fuentes de alimentacion
INTRODUCCION:
Fuentes de alimentacion lineales; son las primeras que
seran objeto de diseo y analisis, sus ventajas es que son
relativamente faciles de disear y de construir, sus
desventajas principales que que son voluminosas y con
una eficiencia pobre.
Diseo, simulacion y construccion de una fuente lineal, con

rectificador de onda completa en puente y regulador de
voltaje discreto.
Fuente de alimentacion con regulador de voltaje discreto
Requerimientos de la fuente:
VCD regulado = 16V
IL = 1.5A
V rizo = 1.5Vpp max.
Lamp 1 = 120VCA, 200 mA
Led = 3V, 35 mA
Basados en los requerimientos, encontrar los

valores de diseo de:
Especificar, voltajes,
FU1
R1
RL corrientes, potencias
SW1
C3
R4 y tolerancias en
TR1
Q1
donde apliquen.
BR1
C1
C2
D1
C4
R2
Transistor a usar = 2N3055
Anexar la hoja de
datos de cada
componente de al
menos 1 fabricante
Encontrar los valores

de diseo del
1
circuito para cada
componente
Hacer diagrama
Anotando los valores
estandar
4
Elaborar la descripcion
7 del producto
Reemplazar los 2
valores de diseo
por valores estandar
3
Llevar el circuito al
simulador
Hacer el listado 5
de materiales
# parte de fabricante
Entregar el paquete
8 de diseo
6
Hacer la tablilla
del diseo
Formulas Requeridas para el diseo

P= EI, P= I R, P= E/R
(factor de seguridad)
la potencia obtenida se multiplica 1.25
C= IL/V*k* 1000. k=6 para VCA de 60 Hz. Y k=7 para VCA de

50Hz.
El transformador:
VA rating
6 12 20 50 100
% regulacion
25
12
10
10
10
Ib = Ic/ (ver hojas de datos del 2N3055)

Iz = Ib*.25
Is = Ib+Iz
VCD = 1.41*VCA (2*0.7) VCA debe incluir el porcentaje de
regulacion del transformador
IL = 1.5A
+ 20% de reserva = 0.3A o 300mA
+ El consumo de corriente de la lampara B1 = 0.2A o 200 mA
+ El consumo de corriente del Led D2 = 0.035A o 35mA
ILmax
IL Total = 2.035A
IL Total = 2.035A
ILmax+ ILed 1.835A
1.835A
1.8A
0.2A
Analisis de
distribucion de
corrientes en
la fuente
0.035A
FU1
Objetivo: Encontrar el nivel de intensidad de corriente maxima que el

fusible debe permitir pasar, una vez rebasado este nivel el fusible
debera abrirse (fundirse) para efectos de proteccion
IL = 1.5A
+ el consumo de corriente de la lampara B1 = 0.2A o 200 mA
+ el consumo de corriente del LED D2 = 0.035A o 35 mA
IL Total = 2.035A
El fusible es un dispositivo sensible al calor, su valor final se recalcula
al 75% sobre una temperatura ambiente de 25
IL Total = 2.035A
0.75
= 2.713A
Sobre este valor se busca la

especificacion estandar de
corriente del fusible
La especificacion de voltaje puede ser 117/220VCA
FU1
2.713A
Especificion de F1:
117/220VCA , 3A de
interrupcion rapida
Sobre este valor se busca la especificacion

estandar de corriente del fusible
TR1
TR1; transformador de bajada cuya

funcion es decrementar el voltaje en el
secundario al nivel requerido por el
diseo
Especificciones requeridas; voltaje de secundario, intensidad de

corriente de secundario
Voltaje = 117/12 VCA
IL = 1.5A
+ el consumo de corriente del LED D2 = 0.035 o 35 mA
IL Max = 2.035A
Especificacion en VAs = 16V X 1.835A = 29.36 VAs
Voltaje X corriente del secundario
Especificacion de TR1: 29.36 VAs; 16V,1.835A
BR1
Puente rectificador
Las dos especificaciones clave para
este disposivo son:
La tension inversa pico repetitiva (VRRM); la cual representa el

voltaje inverso pico que los diodos del rectificador recibiran
constantemente.
La intensidad de corriente que fluye por el puente en

polarizacion directa de sus diodos. IF (AV)
Calculo de la tension inversa pico repetitiva (VRRM)

Para determinar este valor debe quedar claro que se trata de un
valor pico, y que el voltaje que el transformador entrega en el
secundario es un valor RMS al cual debera de sumarse el valor
de regulacion que tenga de acuerdo a sus VAs especificados en
la tabla del secudario
BR1
Calculo de la tension inversa pico repetitiva (VRRM)
Las caracteristicas electricas del secuandario del transformador son;
16VCA (RMS) X 1.835A = 29.36VAs
De acuerdo a la tabla anexa podemos usar un porcentaje de
regulacion de un 10%, esto quiere decir que a los 16 voltios
deberemos de sumar 1.6 V (10% de regulacion). = 17.6VCA, este
valor sigue siendo RMS por tanto tenemos que convertirlo a valor
pico; 17.6 X 1.414 = 24.8Vp
VA rating
% regulacion
12
20
50
100
25
12
10
10
10
VRRM es para este diseo es: > 24.8Vp.

IF (av) > ILmax = 1.835A
BR1
VRRM es para este diseo es: > 24.8Vp.
IF (av) > ILmax = 1.835A
C1
Capacitor de filtro
La especificaciones para el capacitor de filtro son:
Capacitancia en F
Tension de trabajo en VCD.
Tolerancia de variacion aceptada %
Capacitancia en F
Para calcular este valor se usa la siguiente formula, para este
debemos de conocer; la corriente de carga maxima (ILMax), asi
como el voltaje de rizo maximo permisible (V)
C= IL/V*k* 1000.
k=6 para VCA de 60 Hz.
En este diseo el calculo es como sigue:

1.835A X 6 X 1000= 7,340 F.
1.5Vpp
Capacitor de filtro
La capacitancia de C1 =/ > = 7,340 F
La tension de trabajo de C1 se calcula mediante el uso de la
siguiente formula:
Valor de VRRM - 1.4V
En este caso, 24.8V 1.4 = 23.4V
La tolerancia comun en capacitores electroliticos par filtro es de un
20%. Asi que la informacion de calculo para localizar el capacitor
estandar que cumpla los requerimientos del diseo son:
La capacitancia; =/ > 7,340F
La tension de trabajo es >/= 23.4VCD
Al 20%
Capacitor de filtro C1
La capacitancia; =/ > 7,340F

La tension de trabajo es >/= 23.4VCD
Al 20%
R1 (RS)
Informacion
requerida para
calcular el valor
de R1
Ib = Ic/
Iz = Ib*.25
Is = Ib+Iz
= 50
IL Max =1.835A
Voltaje entrada =
23.4V
Voltaje salida = 16V
Vz =16V
Vin = 23.4V
VR1 = 7.4V
De acuerdo a la ley de ohm:

R1 =
Voltaje en R1
VR1 = Vin - Vz
Corriente que pasa por R1
Vz =16V
R1 (RS)
Informacion
requerida para
calcular el valor
de R1
Ib = Ic/
Is
Iz = Ib*.25
Is = Ib+Iz
= 50
IL Max
=1.635A
Voltaje entrada =
23.4V
Voltaje salida = 16V
Vz =16V
Ib
Iz
De acuerdo a la ley de ohm:

Voltaje en R1 =
R1 =
Corriente que pasa por R1
7.4V
0.045875A
= 161.30 , .0254W, 10%
Ib = Ic/, 1.835A / 50 = 0.0367A

Iz = Ib*.25, 0.0367(.25) = 0.009175A
Is = Ib+Iz, 0.0367A + 0.009175A = 0.045875A
R5
Led = 3V, 35 mA
R5 =
R5 =
Voltaje en R5
La corriente que circula por R5
16V
13V
3V
13 Voltios = 371.4
0.035A
Potencia de R5 = Voltaje en R5 X la corriente de R5 X factor de seguridad

Potencia de R5 = 13V X 0.035A X 1.25 = 0.568 Watts
El valor de tolerancia para R5 es aceptable del 10%
Las especificaciones para R5 son:
371.4, Watt, al 10%
RL
VCD regulado = 16V
16V
IL Max = 1.8A
RL =
Voltaje en RL
IL (max)
RL =
16V
1.8A
= 8.88
Potencia de RL = Voltaje en RL X la corriente de RL X factor de seguridad

Potencia de RL = 16V X 1.8A X 1.25 = 36 Watts
Las especificaciones para RL son:
8.88, 36 Watts, al 20%
Voltaje de salida = 16V

Intensidad de corriente de carga nominal = 1.5A
Voltaje de rizo maximo = 1.5Vpp
I Lampara piloto = 200mA
Led D2 =3V, 35mA
= 50
Calcular los valores de diseo para :
Voltaje de salida = 5V
Intensidad de corriente de carga nominal = 800mA
Voltaje de rizo maximo = 1Vpp
I Lampara piloto = 150mA
Led D2 =2V, 15mA
Calcular los valores de diseo para :
Diseo de una fuente de alimentacion simetrica
OBJETIVO:
REQUERIMIENTOS:
Determinar el componente
adecuado para cada etapa de la
fuente, mediante al analisis de
diseo
IL 800 mA.
+15 VCD, -15 VCD regulados
2.8 VPP de rizo
Diseo de una fuente de alimentacion simetrica
Especificar, voltajes, corrientes, potencias

y tolerancias en donde apliquen.
Anexar la hoja de datos de cada
componente de al menos 1 fabricante
Fuente de alimentacion con voltaje de salida ajustable

(1.3V a 16.5V, 1.5A, V= 2.5VPP)
Aplicacion tipica del LM317
Iadj es un valor tipico de 50 A
Calculando el voltaje de salida del LM317
Vo = Vref (1 + R2/R1 ) + (Iadj X R2)
Vo = Voltaje de salida
Vref; Voltaje de referencia = 1.25V
R1 es un valor recomendado fijo de 240
Iadj es un valor aceptado de 50 A.
R2 es el valor que se seleccionara para un valor de Vo requerido
Ejemplo usando un resistor de 1K como R2
Vo = 1.25 ( 1 + 1000/240) + (0.00005 X 1000) = 6.5V
Por simplicidad la formula se puede reducir a: Vo = Vref ( 1 + R2/R1)
Vo = 1.25 ( 1 + 1000/240) = 6.46V
Tabla para
encontrar valores
de R2 para
diferentes voltajes
de salida
C1 no se requiere, pero se recomienda cuando el regulador no

esta cerca del filtro de la fuente. Un capacitor de disco de 0.1F o
un capacitor de tantalio de 1F proporcionan un desacoplo
aceptable para la mayoria de aplicaciones
Co mejora la respuesta a
los transientes pero no se
requiere para estabilidad
Cadj se usa para mejorar el rechazo de rizo; previene la amplificacion

de este rizo cuando el voltaje de salida se ajusta a un nivel mas alto. Si
Cadj se usa, es recomendable incluir los diodos de proteccion.
Si la entrada se cortocircuita a tierra durante una condicion de falla, los

diodos de proteccion proporcionan una medida para prevenir que
capacitores externos se descarguen atraves de los caminos de baja
impedancia del IC. Proporcionando caminos de baja impedancia para
descarga de Co y Cadj respectivamente. D1 y D2 pevienen que los
capacitores se descarguen en la salida del regulador
El diseo
VLed = 2.5V, 25mA
Requerimientos:
Voltaje de salida ajustable de 2.7V a 16.5 V
IL Max = 1.5 A
V= 2.5 VPP
Componentes
F1 debera ser capaz de abrirse cuando la corriente maxima de 1.5 A

se exceda por cortocircuito en la carga o por falla de componentes de
la fuente en si. La especificacion de voltaje es de 117/220 VCA
S1 es un interruptor de un polo un tiro para 117/220VCA, 2A.

T1 debe contar con 22.5 VAs; 15VCA, 1.5 A.
U2 es el puente rectificador cuyas especificaciones son:
VRRM > 23.3 VP.
IF (av) >1.5A
C1 es el capacitor de filtro sus especificaciones son;

Capacitancia > 3600 F. Voltaje de trabajo > 21.931 VCD.
D1 es el diodo de proteccion
temporal
para el regulador de cortocircuito
El regulador de voltaje usado es el LM317T cuyas especificaciones

son ; Vsalida de 1.25V hasta 37V. 1.5 A de corriente de carga
R1 es de un valor recomendado de 240 , > de 1.4 Watts

R3 debera ser de 5K para que opere dentro del rango
requerido. >1.4 W.
C2 es un capacitor de tantalium (electrolitico seco) cuyo valor

debera de consultarse en la hoja de datos del fabricante del
regulador usado (para mejorar la respuesta del regulador a
transientes)
R2 es el resistor limitador para el LED. 560, > 0.4375Watts.

El uso de disipador de calor para el regulador de voltaje es
necesario, se recomienda el multiwatt para paquete TO 220.
Introduccion a las topologias de convertidores

de poder Push- Pull y en Cascada
Topologias comunes de convertidores con interruptor unico
El dibujo muestra los arreglos de las etapas de poder de algunos de las

topologias mas populares de convertidores las cuales utilizan un solo
elemento primario de conmutacion. los convertidores tipo Buck y
Boost son ejemplos de de convertidores de poder no aislados. Las
topologias Forward y Flyback se usan en convertidores aislados
donde se desea aislar electricamente las tierras primaria y secundaria.
Topologias comunes de convertidores de poder con 2

interruptores
El dibujo muestra varios arreglos de convertidores aislados comunes los

cuales utilizan dos o mas interruptores primarios. Los arreglos en
Push-Pull y Half-Bridge requieren de dos interruptores mientras
que el arreglo Full-Bridge requiere de cuatro interruptores. Por lo
general la potencia se incrementa del arreglo Push-Pull al Half-Bridge
a el Full-Bridge
Principios del regulador tipo Buck
Un analisis con mas detalle de la anatomia del regulador tipo Buck muestra
una seccion de conmutacion formada por Q1 y D1, asi como un filtro de
salida formado por L1 y C1. el regulador tipo Buck se usa para eficientar el
decremento de voltajes. El voltaje de salida esta dado por Vin * D, donde D
es el duty cycle del interruptor principal Q. de todas las funciones de
transferencia mostraremos y asumiremos que la corriente del inductor no
retorna a cero durante el ciclo de conmutacion, se dice que esta es una
operacion continua. La corriente del inductor de forma de 2 partes; la
corriente de conmutacion de Q1 y la corriente del rectificador D1
Caracteristicas principales del convertidor tipo Buck
Tierras no aisladas
Uso solo para decrementar voltajes
Salida unica
Eficiencia muy alta
Corriente de rizo de salida muy baja
Corriente de rizo de entrada alta
Requiere de aislacion de entrada de gate alta
Puede alcanzar un gran rango de duty cycle
Rango de regulacion muy amplio (debido al anterior)
Convertidor tipo Forward
Al primera topologia aislada que veremos es la Forward. Un convertidor

Forward es un regulador Buck de transformador aislado, la corriente de
salida del inductor sigue siendo compuesta por dos corrientes de
conmutacion diferentes, en este caso D1 y D2. la corriente de D1 es la
corriente secundaria del transformador, la cual iguala las vueltas del radio
Np/Ns
La funcion de transferencia es la misma que el regulador tipo Buck con una
ganancia adicional de voltaje de transformador derivado Ns/Np
Corrientes de los diodos en sentido directo
El presente dibujo, muestra las corrientes de cada diodo

rectificador las cuales se suman para formar la corriente
del inductor.
Caracteristicas principales del convertidor tipo FORWARD
Este convertidor basicamente es un convertidor tipo Buck al que

se le aadio un transformador de aislamiento.
Las tierras estan aisladas

Incrementa o decrementa el voltaje
Posibilidad de salidas multiples
Corriente de rizo de salida baja
Corriente de rizo de entrada alta
Manejo del gate simple
Alcance de rango de duty cycle limitado.
La topologia Push-Pull
Esta topologia es basicamente un convertidor tipo Forward con dos

interruptores primarios. Estos interruptores alimentan de forma alternada a
sus respectivos embobinados. Cuando Q1 esta activo, la corriente fluye a
traves de D1, cuando Q2 esta activo la corriente fluye por D2. el secundario
tiene derivacion central. El filtro de salida observa dos veces la frecuencia
de conmutacion de Q1 o Q2. la funcion de transferencia es similar a la del
convertidor Forward, donde D es el duty cycle de un primario dado, eso
cuenta por el termino 2X. Cuando Q1 o Q2 estan activos, la corriente del
inductor del inductor de salida se divide entre los dos diodos de salida.
Formas de onda de conmutacion del Push-Pull
Las formas de onda que se muestran corresponden a los voltajes de los

drenadores de los dos interruptores primarios, siendo observadas por un
osciloscopio asi como tambien se muestra la corriente del inductor de salida.
Cuando un interruptor primario esta activo el voltaje del drenador es cero
mientras que el voltaje del otro interruptor en el drenador es 2 veces el
voltaje de entrada, esto obedece a que el voltaje se refleja del primario
activo al primario inactivo, cuando ninguno de los interruptores esta activo, el
nivel de voltaje de ambos drenadores esta a nivel del voltaje de entrada.
Corrientes de diodo en el convertidor Push-Pull
El dibujo muestra la corriente de cada uno de los dos diodos de salida.

La suma de estas dos corrientes forman la corriente del inductor de
salida mostrada anteriormente. Observe que se ha analizado
previamente cuando ninguno de los interrutores primarios estan activos,
la corriente del inductor de salida tiene una pendiente (slope) negativa y
fluye a la mitad en cada uno de los dos diodos secundarios.
Utilizacion del nucleo de convertidores Push-Pull y Forward

El dibujo muestra las curvas BH
de los convertidores Push-Pull y
Forward. El eje de la X representa
la intensidad de campo magnetico
el cual es proporcional a la relacion
amper/vuelta. El eje Y representa
la densidad de Flux el cual es
proporcional al area del nucleo y la
relacion Voltios*Segundos para el
devanado que esta activo.
La pendiente (slope) es proporcional a la inductancia mangetizante
primaria. El convertidor Forward opera en un solo cuadrante de la curva
BH, levantando la curva cuando el interruptor esta activo y restableciendo
durante el tiempo de apagado. El convertidor Push-Pull opera en dos
cuadrantes de la curva BH moviendose hacia atras y adelante conforme
cada primario se activa, este hecho importante permite maxima capacidad
de potencia para el transformador del Push-Pull la cual es el doble de la
del transformador del Forward.
Caracteristicas del convertidor Push-Pull
Un convertidor Push-Pull es un convertidor tipo Buck con

transformador aislado de manejo de doble devanado.
Los filtros y transaformadores del Push-Pull son mas pequeos

comparados con los del convertidor Forward.
El estres de voltaje de los interruptores primarios es; Vin*2

Incremento o decremento de voltaje
Posibilidad de salidas multiples.
Corriente de rizo de salida baja.
Corriente de rizo de entrada baja.
Manejo de gate simple (doble)
Se alcanza un rango amplio de duty cycle.
Controlador LM5030 del convertidor Push-Pull
Tablilla demo del Push-Pull con LM5030
Desempeo:
Rango de voltajes de entrada: 36 a 75V

Voltaje de salida: 3.3V
Corriente de salida: 0 a 10A
Regulacion de carga: 1%
Regulacion de linea: 0.1%
Eficiencia: 84.5% @ 5A, 82.5% @ 10A
Convertidor Buck en cascada y Push-Pull (Voltage Fed)
Este convertidor es una combinacion del Buck y del Push-Pull. La primera

cosa a observar es que cada interruptor de la etapa Push-Pull esta
ajustada para operar alternadamente al 50% del duty cycle. Esto configura
escencialmente a la etapa Push-Pull como un transformador ideal de CD.
Un voltaje presente en el nodo Vpp se transferira a la salida dividido por el
radio de vueltas del transformador. La etapa Buck es la que usa para
regular la salida, si combinamos las funciones de transferencia de ambas
etapas como se muestra.
Beneficios del convertidor en cascada

alimentado por voltaje
Un convertidor alimentado por voltaje en Push Pull es un

convertidor tipo Buck que consiste en una etapa de regulacion de
Buck seguida en cascada por una etapa aislante Push-Pull.
El estres de voltaje del FET de la etapa push Pull se reduce a

Vout x N x 2 sobre todas las condiciones de linea.
La rectificacion de salida puede optimizarse facilmente debido a la

reduccion del estres de voltaje.
Topologia favorable par un rango de entrada amplio
Concepto del Push Pull alimentado por corriente.
Las salidas Push Pull funcionan continuamente de forma

alternada con un ligero traslape.
El voltaje de salida es controlado por la etapa Buck la cual opera a

2X la frecuencia del Push Pull.
La salida de corriente del la etapa Push-Pull requiere de filtrado

minimo.
Se alcanza una eficiencia alta con bajas perdidas de conmutacion

del Push-Pull .
Concepto del Push Pull alimentado por corriente.
El Buck en cascada Push-Pull alimentado por voltaje es un diseo viable,

sin embargo, hay una cantidad considerable de componentes grandes
que deben removerse mientras se mantienen todos los beneficios de
desempeo del enfoque tipo cascada. Pueden removerse 2 filtros
completos LC, el capacitor de la etapa de Buck asi como el inductor de la
etapa PP.
Beneficios del convertidor en cascada alimentado

por corriente (Current Fed)
Un convertidor Push Pull alimentado por corriente es un

convertidor tipo Buck consistente en una etapa de regulacion Buck
seguida por una etapa de aislacion Push Pull.
No hay inductor de salida de alta corriente

Perdidas de conmutacion reducidas en la etapa Push Pull.
Topologia favorable para varias salidas desde que todas las
salidas estan estrechamente acopladas
Topologia favorable par un rango de entrada amplio, ya que le

etapa Buck pre-regula mientras que el Push Pull y el
secundario operan independientemente den nivel de voltaje de
entrada.
Voltajes de los interruptores Current -Fed
El la figura se observa la forma de onda de los voltajes del drenador de la

etapa Push Pull asi como del voltaje de la union comun de los
interruptores de la etapa Buck. Observar que la etapa Buck opera al
doble de la frecuencia tanto de la etapa Push Pull como de la etapa de
conmutacion. Tambien observar el empalme (overlap) en la etapa Push Pull
Interruptores Push Pull del Current -Fed
La figura muestra las formas de onda de los voltajes del drenador del
Push Pull asi como tambien muestra la corrientes de conmutacion
Push Pull.
Formas de onda de conmutacion del Curent Fed en

escala extendida
Una de las muchas ventajas del enfoque en cascada es la reduccion de la

perdidad de conmutacion en los interruptores de la etapa Push Pull.
Puede observarse durante el tiempo de empalme cuando ambos
interruptores estan encendidos y el inductor de corriente Buck divide
igualmente entre los dos interruptores. Una vez que el tiempo de empalme
termina el voltaje del drenador ya esta en cero voltios, esto ocasiona que se
reduzcan las perdidas por comunitacion a la mitad.
Porque es importante reducir las perdidas de la

rectificacion secundaria?
Porque es importante seleccionar una topologia la cual ofrezca las

mejores oportunidades para reducir las perdidas en los rectificadores
secundarios sincronizados?
Se Observa que la perdidad tipica presupuestada para un convertidor de
potencia mostrada es de alrededor de un 40% del total de la potencia
convertida ocurre en la rectificacion secundaria.
Comparacion de estres de rectificadores (3.3V de salida,

35 -80V de entrada
Esta grafica compara el estres de rectificador para las tres topologias

que se han analizado previamente. En la parte superior se comparan el
estres de voltajes. Como se observa para el Forward y el Push Pull el
estres de voltaje es proporcional al voltaje de entrada. Todas las
topologias comparadas tienen dos rectificadores secundarios. En la parte
inferior se compara el radio ON para cada topologia.
Formas de onda de sincronia de rectificadores
La figura muestra las formas de onda de voltaje de drenador de dos

rectificadores sincronos en una salida de 2.5V. Excluyendo los picos de
conmutacionm el voltaje de estres se espera en un nivel de 5 voltios.
Concepto de medio puente en cascada
El enfoque de cascada puede extenderse en muchas otras

configuraciones, la figura muestra una etapa tipo Buck en cascada con una
etapa de medio puente. En este caso el medio puente es alimentado por
voltaje ya que se requiren capacitores de distribucion para funcionar
apropiadamente. Este enfoque ofrece el beneficio de de la reduccion
mayor de estres de voltaje en el lado primario de los conmutadores, de
( Vout X N) donde N es el radio de vueltas y un solo devanado primario.
Caracteristicas del medio puente en cascada
Es un convertidor tipo Buck consistente en una etapa de regulacion Buck

seguida por una etapa aislante de medio puente.
La etapa aislante es del tipo alimentada por voltaje (Voltage- Fed)
Se requiere de capacitores de distribucion de voltaje asi como de un
inductor de salida.
Se requiere de tiempo muerto por los interruptores de medio puente.
El estres de los FETS de la etapa de medio puente se reduce, a Vout X N
( 2X menos que el Push Pull.
Concepto del puente completo en cascada
Otro enfoque mas es la etapa Buck en cascada con una etapa de puente
completo.
El beneficio aqui es:
Estres de voltaje reducido para los FET primarios de (Vout X N)

Corriente de interruptor reducida relativa la medio puente y..
Un solo devanado primario.
Caracteristicas de un puente completo en cascada.

Es basicamente un convertidor tipo Buck el cual consiste en una
etapa de regulacion Buck en cascada con una etapa aislante de
puente completo.
La etapa aislante es del tipo Current Fed.

No se requiere de capacitores de distribucion ni de inductir de salida
como en el caso del medio puente.
Se requiere de tiempo de empalme para los interruptores de la etapa

aislante.
Los voltajes de
estres del puente completo son Vout X N, similar al del
medio puente.
Los niveles de corriente de la etapa del puente completo son la mitad

de los niveles de la etapa de medio puente.
Antes
Despues
Fuentes de alimentacion digitales
Caracteristicas de las Fuentes de alimentacion digitales
Emplean un microcontrolador de 8 bits para control digital de

la salida.
El control digital proporciona una reduccion de partes de un

25% en promedio.
Son hasta un 45% mas pequeas
En promedio pueden ser hasta un 56% las livianas comparadas

con fuentes similares.
Introduccion:
Aun con lo novedoso de la fuentes de poder digitales la conversion de

potencia sigue siendo del dominio de los sistemas analogos, la razon
principal es que la eficiencia es un aspecto critico en la mayoria de
aplicaciones de sistemas de poder, si las fuentes digitales no mejoran
su eficiencia no importa cuando se publicite, el proceso de introduccion
sera lento. La disipacion de potencia adicional creada por la circuiteria
de control digital no hacia atractiva la aplicacion de estas fuentes hasta
hace poco tiempo. Desde luego que el costo asi como la densidad de
empaquetado son siempre caracteristicas criticas. Los avances en la
tecnologia CMOS ha resuelto varios problemas de estas fuentes al
proveer sistemas de procesamiento digital con alta densidad con
notablemente menor disipacion de potencia a menor costo.
Control y manejo digital:

Potencia digital es un terminio amplio que comprende varios conceptos
y subdisciplinas, y el usuario final puede beneficiarse de la potencia
digital en varios niveles diferentes. Una de las caracteristicas mayores
de la potencia digital es que para cualquier aplicacion de sistema dado
el usuario final tipicamente selecciona solamente un subconjunto de
soluciones de potencias digitales que estan disponibles. La decision se
basara en factores tales como el costo, complejidad disponibilidad de
sistema asi como los requerimientos de mantenimiento.
Un concepto clave que debe de entenderse es la diferencia entre
control de potencia. El termino control de potencia se usa para
direccionar las funciones internas de control para una fuente de
alimentacion. Especialmente el manejo de flujo de energia ciclo por
ciclo dentro de la fuente de alimentacion. Debe observarse que una
fuente de alimentacion puede usar tecnicas de control de potencia
digital y parecer identica a el usuario final a una fuente de poder que
usa tecnicas de control de potencia analogas.
Control y manejo digital (Cont):

El termino manejo de potencia se usa para direccionar comunicacion
i/o control fuera de una o mas fuentes de alimentacion, esto podria
incluir cosas tales como la configuracion del sistema de potencia,
control y monitoreo, deteccion de falla etc. actualmente estas
funciones cuando se implementaron tendieron a ser una combinacion
analogo digital. Manjeo de potencia digital implica que todas estas
funciones sean implementadas con tecnicas digitales y alguna
estructura de bus de comunicaciones de datos.
Control de la fuente de alimentacion

Un circulo de control de una fuente
de alimentacion tipica analoga se
muestra enseguida, un circuito
integrado Modulador de ancho de
pulso (PWM) se usa como elemento
primario de control. El voltaje de
salida de la fuente de alimentacion
se muestrea mediante un divisor de
voltaje resistivo y comparado con un
voltaje de referencia por un
amplificador de error. La seal de
salida del amplificador de error se
usa por el CI PWM para controlar el
tiempo de encendido on time del
interruptor de potencia.
Para compensacion de Loop, es necesario asegurar el balance

correcto de respuesta dinamica y de estabilidad. Tipicamente se usa un
resistor fijo y capacitores en red externamente al CI PWM. Las otras
dos secciones importantes de la fuente de alimentacion son las redes
de filtro de entrada y salida, estas secciones compuestas por
inductores, capacitores y resistores proporcionan varias funciones. El
filtro de entrada ayuda a proteger la fuente de alimentacion de
transientes en el voltaje alimentado, proporciona almacenamiento de
energia para la operacion de la fuente de poder durante cambios
dinamicos de carga e incluye las redes de filtro que permiten a la fuente
de poder alcanzar las especificaciones de sus emisones de entrada. El
filtro de salida, suaviza el voltaje de salida para asegurar que se
alcancen las especificaciones de rizo y de ruido ademas contiene
almacenamiento de energia para cambios de corriente dinamicos de la
carga. Es importante aclarar que los filtros de entrada y de salida y los
dispositivos de potencia se mantendran iguales en cualquier estructura
de control ya sea analogo o digital.
En la derecha, de la figura se muestra

la estructura del sistema de control
digital de una fuente de alimentacion.
El sensado del voltaje de salida es
similar al realizado en el diseo
analogo. Parecido a un amplificador de
error, en la otra mano el voltaje
analogo sensado, se convierte a un
numero de digito binario con una
convertidor analogo a digital, las
salidas digitales de este se alimentan a
un microcontrolador el cual
proporciona el procesamiento. Un
programa de memoria ROM instalado
se usa par almacenar los algoritmos de
control para el micro. Estos algoritmos
permiten al micro realizar una serie de
calculos en las salidas digitales del
CAD.
Los resultados de esos calculos

son parametros tales como la seal
de error; la anchura de pulso
deseada para los drivers, valores
optimizados para retardos en varias
salidas de driver asi como los
parametros de compensacion de
loop.
Todos los valores de parametros tales como voltaje de salida, corriente

de salida y temperaturas son almacenadas en un EEPROM durante su
manufactura o transferidos via un bus de comunicaciones. El contenido
del EEPROM se descarga en la Ram durante el proceso de encendido y
entonces el microcontrolador usa esta parte de la memoria para leer y
escribir operaciones. El control digital es considerablemente mas flexible
que el control analogo en su habilidad para adaptarse cambios en las
condiciones de linea y de carga y tiene la habilidad para cambiar los
parametros de control como una funcion de las condiciones de operacion
de la fuente de poder, como se ilustra en los siguientes ejemplos.
En una fuente de poder sincronica tipo buck los mosfets superiores e
inferiores funcionan de tal forma que nunca conduzcan al mismo tiempo,
esto se garantiza mediante la definicion de un periodo de tiempo muerto
despues de que unos de ellos se apague y antes de que otro se active.
Con el control digital del tiempo muerto no necesita ser fijo, puede
variarse via del loop de control digital como una funcion de las
condiciones de operacion para optimizar la eficiencia de la fuente de
poder. Esta tecnica es especialmente valorada a bajo nivel de carga
como se muestra en la figura siguiente.
Un parametro como el tiempo muerto en una fuente de poder

sincrona tipo buck puede ser optimizado en condiciones de
linea y de carga para mejorar la eficiencia.
En diseo de control analogo la compensacion de loop de
retroalimentacion es un compromiso entre el desempeo de
respuesta dinamica y la estabilidad. Usando tecnicas de control
digital es posible crear circulos de control no lineales o adaptivos,
circulos de control que cambien la compensacion como funcion de
condiciones de operacion, esto es la fuente de poder muestra una
respuesta rapida cuando necesita hacerla y una respuesta mas lenta
en otras condiciones
Circulos de control control loops no lineales o adaptivos

pueden combinar los beneficios de la estabilidad y la habilidad
para responder.
Esta figura muestra ejemplos de comportamiento adaptivo, ademas

de la respuesta dinamica, este enfoque cuenta con otros beneficios
para el sistema de poder. Se requeriran alguns capacitores de
desacoplo para asegurar una tolerancia de voltaje dada resultando en
ahorros de costo y de espacio para componentes.
Debido a las ventajas antes mencionadas, el control digital se ha
convertido en el enfoque preferido que sera cada vez mas usado
gradualmente en diseos de fuentes de poder.
Manejo del sistema de potencia

El manejo de potencia digital ofrece varios beneficios y oportunidades y
pueden ser utilizadas en varias etapas diferentes de la fuente de poder
asi como en el ciclo de vida del sistema de potencia. Flexibilidad es la
clave depende del diseador del sistema de potencia seleccionar
solamente las caracteristicas y capacidades que crea importantes para
una aplicacion especifica:
Durante la fabricacion de la fuente de poder. Puede usarse

control ATE para configurar parametros tales como recorte de
voltaje de salida puntos de disparo de proteccion asi como el
cargado de codigos de fecha y numeros de serie.
Durante la optimizacion de diseo del sistema de potencia, la

interfase digital puede usarse para medir temperatura, voltajes
y corrientes de salida asi como ajustar los puntos de disparo
para los circuitos de proteccion de falla.
Manejo del sistema de potencia (cont)
Con un controlador host del sistema de potencia
puede
proporcionarse la secuencia de arranque y apagado, pueden
monitorearse temperaturas de operacion para regular los
abanicos de enfriamiento, la deteccion de fallas y las rutinas de
manejo pueden desarrollarse tomando mas condiciones en el
sistema.
El sistema de manejo de potencia digital tiene una estructura basica

consistente de fuentes de poder que se comunican con un sistema
centralizado de potencia host a traves de un bus de
comunicaciones digitales. Las fuentes de poder son convertidores
de CD a CD o reguladores punto de carga (POL). Point Of Load
El dispositivo de control puede tomar varias formas, incluyendo:
Un circuito integrado dedicado al control del sistema de potencia

Un micrcontrolador de proposito general
Una computadora Laptop con una guia de usuario
Cargado de informacion durante el proceso de
prueba por un
equipo automatico de prueba (ATE)
Un dispositivo host tiene un dominio de control que consiste en un

sistema de una sola tablilla, y para sistemas mas grandes, este
host interactura con controladores de sistema de nivel mas alto.
Un sistema de manejo de control digital de potencia consistente

de fuentes de alimentacion (esclavas) conectadas a un
controlador (master) a traves de un bus de comunicaciones
identificado por las lineas amarillas.
El control de sistema de potencia se vuelve mas complejo conforme el

numero de niveles de voltajes en una tablilla tipica se incrementan, lo
cual incrementa considerablemente la complejidad de secuencia de
voltaje. El orden de secuencia, tiempos de rampa y retardos necesitan
de controlarse para ambas condiciones; de arranque y de apagado asi
como tambien para algunas condiciones de falla. Todo esto es un poco
mas sencillo de realizar con un manejo digital.
El orden de secuencia para arranque y apagado de varias

fuentes de alimentacion puede controlarse mediante el uso del
manejo digital de potencia
Los margenes de voltaje son otro ejemplo del uso de manejo digital
para el control de una fuente de alimentacion. Este se usa durante las
etapas finales de produccion para verificar la robustes de la unidad.
Los voltajes se varian en tal vez combinaciones diferentes de +/- 5%.
Usando el bus digital de comunicaciones, esto puede realizarse en
menos de un segundo sin partes o interconexiones adicionales.
Manejo digital de potencia puede usarse para establecer

margenes de voltaje de la salida de una fuente de alimentacion
Un requerimiento comun que cae dentro de la categoria de

configuracion es la programacion para niveles umbral y
detectores de falla. El uso de bus digital da como resultado
flexibilidad extrema:
La proteccion de temperatura puede establecerse y su

operacion puede ser configurada digitalmente para cualquier
opcion de candadeo (latching) o rearranque automatico.
La proteccion de sobrecorriente puede establecerse y

candadearse o puede programarse tambien en modo de
recuperacion automatica.
El punto de disparo de proteccion de sobrevoltaje para un

recorte especifico de voltaje de salida asi como la programacion
de los modos de candadeo o recuperacion automatica se hacen
facilmente.
El monitoreo consiste en la medicion de

parametros de voltajes y corrientes de
entrada y de salida, frecuencia de
operacion y las temperaturas al interior
de las fuentes de alimentacion. El
monitoreo digital permite realizar estas
mediciones mediante una laptop y una
guia de usuario en vez de usar
termocoples
Limites tanto para advertencia y condiciones de falla pueden
programarse para parametros tales como temperatura, voltaje de
salida y corriente de salida
Los diseadores de sistemas tal vez quieran extender estas capacidades
en un producto final es si, de tal forma que la informacion parametrica
puede recolectarse en el ambiente de operacion del sistema. A
continuacion se muestran ejemplos de estas capacidades con este
enfoque:
La eficiencia puede monitorearse y obervarse la degradacion

antes de que se presente una falla de tal forma que el reemplazo
de partes puede realizarse sin afectar la disponibilidad del sistema
La velocidad del abanico del sistema puede controlarse como un

funcion de las temperaturas actuales dentro de la fuente de
alimentacion.
Para efectos de rastreo de campo de las fuentes de alimentacion

de un grupo sospechoso con un numero de serie en particular.
PMBus (Power Management Bus)

Se refiere a un protocolo existente que se ha adoptado y apoyado por
varios fabricantes de fuentes de poder. El protocolo pertenece a System
Management Interface Forum la cual tiene membresia abierta para
todos los interesados. La especificacion PMBus se distribuye libremente
y disponible para us uso gratis. El PMBus es una interfase generica,
amplia y flexible que puede aplicarse a un rango amplio de dispositivos
y funciona bien con toda clase de fuentes de alimentacion.
PMBus es una
interfase para
manejo y control
digital de potencia
Conclusion:
Las tecnicas de potencia digital han sido propuesta por algunos aos,
pero no han podido competir con exito con las soluciones analogas.
Gracias al incremento en la densidad de los circuitos integrados,
trabajo arduo por parte de los fabricantes de semiconductores, asi
como la madurez y confiabilidad de la tecnologia CMOS, el
procesamiento digital para aplicaciones de conversion de potencia es
ahora muy atractiva. Mas importantemente, el uso de tecnicas digitales
resulta en niveles de capacidades y desempeo a niveles de la fuente
de alimentacion y de sistema que no es posible lograr con tecnicas
analogas.
Mientras mucha de la publicidad y controversia acerca de las tecnicas
digitales de potencia se endocan en asuntos del sistema de manejo de
potencia, el asunto mas importante para su aceptacion, seran los
beneficios que trae la fuente de poder en si. Estos beneficios son
reales, medibles y disponibles con la tecnologia de hoy entre los que
destacan los mencionados a continuacion.
Beneficios logrados en las fuentes de alimentacion

digitales
Eficiencia mejorada
Confiabilidad mejorada debido a una integracion mayor de
la circuiteria de control digital.
Reduccion el costo del sistema por la eliminacion de

capacitores de desacoplo debido a la respuesta de transientes
de carga mayor y control digital adaptivo.
Densidad de la fuente de alimentacion mayor debido a la

circuiteria digital de control mas pequea.
Tolerancias de voltaje de salida mas estrechas debido a al

ajuste de punto inicial de recorte ensanchado.
Costo de posesion menor debido a las mejoras mencionadas.
BJT como Interruptor para LED

D1 requiere 2.5V, 25mA.
= 50
Observe los voltajes aplicados al circuito y

determine:
a) El valor ohmico para RC
b) La potencia calculada para RC
c) La tolerancia para RC
d) El valor ohmico de Rb
e) La potencia para Rb
f) La tolerencia para Rb
g) La potencia disipada por el transistor
h) El transistor adecuado para el circuito
Simple ley
de ohm
Rc = VRc
IRc
El voltaje en Rc es +9V 2.5V 0.2V = 6.3V

La corriente que fluye por Rc (IRc) es la corriente
que consume el Led, la cual es de 25mA
VLed = 2.5V
Vsat = 0.2V
Entonces Rc = 6.3V = 252

0.025A
La potencia para el resistor de colector esta
determinada por el producto del voltaje sobre
Rc y la corriente que pasa por el..
PRc= 6.3V X 0.025A = 0.1575W o 157.5 mW. Para determinar la

potencia final se sugiere multiplicar el valor calculado por un factor de
seguridad de un 25%, por tanto, 0.1575 X 1.25 = 0.196875 de Watt
o 197 mW, puede usarse un resistor de de Watt. El circuito no es de
presicion por tanto puede usarse un resistor con una tolerancia de un
10%
La especificacion final para RC es : 250, de Watt, al 10%
Sigue siendo
ley de ohm
Rb = VRb
IRb
VRb = +5V 0.6V = 5.4V

= Ic
Ib
Ic
Entonces.. Ib =
Vbe = 0.6V
Reemplazando con valores la formula Ib = 0.025A = 0.0005A

50
Rb = VRb
IRb
Rb =
5.4V
= 10,800
0.0005A
La potencia de Rb queda.. VRb X IRb X 1.25

PRb = 5.4V X 0.0005A X 1.25 = 0.003375W 0 3.4mW.
La tolerancia en el valor de Rb puede ser de 10%, ya que no se trata
de un circuito de presicion.
25mA
Comprobacion del circuito
250, de Watt, al 10%
A
10,800 , W, 10%
A
Valores calculados
VSat = ___________
IC = _____________
Ib = _____________
La potencia del transistor =_________
Valores medidos
VSat = ___________
IC = _____________
Ib = _____________
Ptrnsistor = __________
BJT como Interruptor para lampara

Vlamp = 6V
ILamp =200mA
= 50
Observe los voltajes aplicados al circuito y

determine:
a) El valor ohmico para RC
b) La potencia calculada para RC
c) La tolerancia para RC
d) El valor ohmico de Rb
e) La potencia para Rb
f) La tolerencia para Rb
g) La potencia disipada por el transistor
h) El transistor adecuado para el circuito
A
A
Valores calculados
Valores medidos
VSat = ___________
VSat = ___________
IC = _____________
IC = _____________
Ib = _____________
Ib = _____________
Ptransistor = __________
Ptransistor = __________
BJT como Interruptor para Relevador

Vlamp = 6V
ILamp =200mA
= 50
Bobina relay = 6V
+24V
D1
Observe el voltaje aplicado al circuito y

determine:
Lamp1
RLamp
a) Los valores de diseo para RC

b) Los valores de diseo para Rb
c) Los valores para RLamp
d) La potencia disipada por el transistor
e) El transistor adecuado para el circuito
f) Seleccionar D1
K1
RC
Q1
Rb
D1
A
A
Valores calculados
VSat = ___________
IC = _____________
Ib = _____________
Ptransistor =___________
Valores medidos
VSat = ___________
IC = _____________
Ib = _____________
Ptransistor = ___________
Diseo de un amplificador de audio, etapa sencilla, emisor

comun.
Informacion
requerida para el
diseo:
VCC = 16VCD
IC = 6mA
Ganancia = 4
= 75
Transistor = PN 2222
RL = 10K
Primer paso ; Determinar los valores para RC y RE para que el

circuito cumpla las especificaciones definidas
Si VCC = 16VCD, entonces VC = 8 VCD.
RC = VC / IC
RC = 8V / 0.006A
=1333.33, W.
(6mA)
RC = 1333.33 , ahora se calcula la

potencia del resistor de colector.
P = EI, P= E/R , P = IR
P = EI, P=8V(6mA) = .048 Watts, el
valor obtenido se multiplica por un
factor de seguridad de 1.25, por tanto:
0.048(1.25) = 0.06 Watts o 60mW.
Rc es de 1333.33, de Watt.
Primer paso ; Determinar los valores para RC y RE para que el

circuito cumpla las especificaciones definidas
=1333.33, W.
= 333.33, W.
RE, para obtener el valor de RE, utilizamos el valor de ganancia

especificado de 4, cuando no se usa el capacitor de emisor, el valor de RE
es 4 veces menor que el valor de Rc, por tanto, si Rc = 1333.33,
entonces RE = 1333.33 / 4 = 333.33 ahora hay que calcular la potencia
de RE, si IC~IE , P= IR , P= 0.006 (333.33)
P= 0.000036(333.33) = 0.12W (1.25) = 0.15W o 150mW. RE es de
333.33, W.
Segundo paso; obtener los valores de R1y R2

La divisora de voltaje formada por R1 y R2, se calculan encontrando el
valor de RT que es la suma de ambos resistores.
VR1= VB+VRE
VR1 = 0.6+1.999V = 2.599V
=1333.33, W.
= 333.33, W.
RTot= VTot / ITot

(ITot = Ib), no conocemos Ib, pero conocemos Ic y
tambien conocemos , de aqui podemos despejar Ib, (recordar que Ic se
multiplica por 10 para darle estabilidad al circuito.
Segundo paso; obtener los valores de R1y R2

16,751, W
=1333.33, W.
VR1 = 2.599V
VRE = 1.999V
3,248.7, W.
= 333.33, W.
Si = Ic / Ib, entonces Ib = Ic / , Ib = 0.006A (10), 0.06 / 75 = 0.0008A. (Ib

o ITot) RTot =VTot / ITot, RTot = 16V / .0008A = 20,000 0 20K, ahora falta
determinar de este valor de resistencia total cuanto es asignable a R1 y que
valor es asignable a R2, una forma simple de encontrar el valor de R1 es
calcular la fraccion que VR1 representa de VCC y multiplicarlo por el valor
de RTot.
R1= 2.599V / 16V. = 0.1624375 (20,000) 3,248.75, W.
R2 = RTot R1 = 20,000 - 3,248.75 = 16,751.25, W
Tercer paso ; calcular los valores de C1 y de C2

C1, para obtener el valor de este
capacitor es necesario primero
obtener el valor del paralelo
formado por R2, R1 y Rbe.
El valor de R, sera el valor que
sustituya al valor de Xc en la
formula para obtener C1.
R= 1/ 1/R1+1/R2+1/Rbe
R = 1/ 1/30248.75+ 1/16,751.25+1/1000
1
0.0003078+0.0000597+0.001 = 0.0013675
1
1
Xc = 2(f)(c), C1= 2(fmin)(R
= 731.26,
R=731.26
C1 = 6.28(20)(731.26)= 0.0000109 F o 10.9 F, este valor se multiplica

por 5 para darle mayor estabilidad al circuito pot tanto C1 =10.9(5) =
54.5F, es necesario buscar el siguiente valor estandar, el otro dato para
este capacitor es el voltaje de trabajo, como se observa el voltaje maximo
en la divisora es de 14VCD, un valor estandar entre 15 y 25 VCD estara
bien. C1 es de aprox 54.5F a 25V.
54.5F
54.5F
8F, 25V
Para calcular el valor de C2 es mas facil, ya que en la formula en vez

de utilizar el valor de R, se utiliza el valor de RL, en este caso 10K,
por tanto
C2 = 2(Fmin)(RL) =, C2 = 6.28(20)(10,000) = 1256000 =0.0000008 F o
0.8F.
Este valor se recomienda multiplicarse X10 por tanto 0.8(10) = 8F a 25V .
Circuito terminado
16,751, W
=1333.33, W.
8F, 25V
3,248.7, W.
= 333.33, W.
= 10K.
Introduccion al diseo digital
Objetivos: Tecnologias digitales
La logica estandar
TTL, Cmos, BiCimos
Dispositivos logicos
programables
SPLDs, CPLDs,
FPGA,
ASICs
Arreglos de compuertas
Celdas estandar
Full Custom
Microprocesador & RAM
Tecnologias de implementacion
Logica Digital
Logica estandar
Dispositivos
Logicos programables
SPLDs
TTL
74xx
CMOS
CPLDs
BiCmos
Full Custom
ASICs
FPGAs
Gate
Arrays
Microprocesador
& RAM
Standar
Cells
Logica estandar
TTL
74xx
CMOS
BiCmos
Introduccion:
Los circuitos integrados digitales son dispositivos de 2
estados, un estado esta cerca del nivel de tierra o 0
voltios, llamado estado bajo o estado falso
identificado con el 0 El otro estado esta cerca del
nivel de voltaje de alimentacion identificado con el 1,
este estado recibe el nombre de estado alto o
verdadero.
Los dispositivos digitales procesan digitos binarios
individuales llamados bits o palabras de varios
bits una palabra de 4 bits recibe el nombre de
nibble y una palabra de 8 bits recibe el nombre de
byte
SISTEMA DIGITAL: Es cualquier sistema que genera, procesa,

transmite y almacena informacin, siendo esta representada por
magnitudes fsicas discretas.
Para entender mejor este concepto consideremos que en la ciencia,

tecnologa, negocios y en muchsimos otros campos estamos
constantemente manejando cantidades. Las cantidades son medidas,
monitoreadas grabadas, manipuladas aritmticamente, observadas, o
de alguna otra manera utilizadas en la mayora de los sistemas fsicos.
Es importante, cuando tratamos con diferentes cantidades que seamos
capaces de representar sus valores con precisin y de manera
eficiente.
Existen dos formas de representar el valor numrico de las cantidades:
La forma ANALOGICA y la forma DIGITAL
Representacin Analgica: En la representacin analgica una

cantidad es representa por un voltaje, corriente, o el movimiento de
un metro que es proporcional al valor de la cantidad. Las cantidades
analgicas como las enumeradas anteriormente poseen una
caracterstica importante: varan sobre un rango de valores continuos.
Representacin Digital: En la representacin digital las cantidades no

se representan por cantidades proporcionales sino por smbolos
llamados dgitos. Como ejemplo podemos mencionar el reloj digital, el
cual representa las horas, los minutos y los segundos en forma de
dgitos decimales. Como sabemos el tiempo cambia continuamente, en
cambio el reloj digital cambia por pasos de uno por segundo (o por de
minuto). En otras palabras, esta representacin digital del transcurrir
del tiempo cambia en pasos discretos.
Ejemplos de magnitudes analgicas son el

velocmetro de un automvil, el termostato
comn de una habitacin. el micrfono de
audio...
Los CD son una muestra de como funciona el

"mundo digital". La msica en la forma original
es analgica. Para grabar un CD se debe
convertir la seal analgica en una seal
digital. La seal mecnica, que bsicamente es
un desplazamiento de aire, se recoge por un
micrfono que la convierte en una seal
elctrica con la misma forma que la seal
mecnica. Luego se debe codificar la seal
analgica elctrica para convertirla a digital.
La diferencia principal entre las cantidades analgicas y digitales es:
Analgico continuo
Digital discreto (paso por paso)
Ventajas y Limitaciones de la Tcnica Digital

Ventajas:
1. Fcil de disear . No son importantes valores exactos de voltaje o de
corriente, solo el rango en el que estn (HIGH(ALTO) o (LOW(BAJO).
2. Facilidad para el almacenamiento de informacin
3. Mayor apreciacin y precisin
4. La operacin puede ser programada. Los sistemas analgicos
tambin pueden programarse, pero la variedad y complejidad de las
operaciones es limitada.
5. Son mas inmunes al ruido
Limitaciones:
Solo hay una desventaja cuando se utilizan tcnicas digitales: El
mundo real es analgico
Las cantidades fsicas son por naturaleza analgicas, y son estas

magnitudes las entradas y salidas que son monitoreadas, operadas y
controladas por un sistema.
Para tomar ventaja de las tcnicas digitales cuando tratamos con
entradas y salidas analgicas debemos seguir tres pasos:
1. Convertir las entradas analgicas del mundo real a la forma digital
2. Procesar la informacin digital
3. Convertir las salidas digitales de nuevo a la forma analgica
del mundo real
Tipos de Sistemas Digitales:
Existen dos tipos bsicos de sistemas digitales: Combinatorios y
Secuenciales.
Sistema Combinatorio: Aquel en el cual el valor actual de las salidas
est determinado por el valor actual de las entradas
Sistema Secuencial: Aquel en el cual el valor actual de las
salidas depende no solo del valor actual de las entradas, sino
tambin de los estados previos.
Funciones de verdad
La potencia de los sistemas digitales est en la capacidad de sus
componentes para tomar decisiones lgicas. Para esto debemos poder
representar las proposiciones lgicas formuladas en lenguaje ordinario,
con proposiciones simblicas. Esto es asignarle un smbolo a la
proposicin.
En lgica las proposiciones son verdaderas o falsas, y para

expresar su valor de verdad utilizaremos el smbolo "F" o "0
"para falso y "V" o "1" para verdadero.
Operadores Logicos
Los operadores lgicos primarios son el AND, el OR y el NOT
Operador lgico AND ( conjuncin lgica): Una proposicin compuesta
que utiliza este operador para relacionar sus proposiciones componente
ser verdad SI y SOLO SI las proposiciones componentes son
verdaderas. Se simboliza con "" y al igual que en el lgebra
convencional puede suprimirse. ( AB , A B).
Ejemplo: "Jos ir a la playa si el carro est listo Y el da es soleado"
Operador lgico OR (disyuncin lgica): Una proposicin compuesta que
utiliza este operador ser verdad si cualquiera de las proposiciones
componentes es verdadera. Se simboliza con el signo "+". (A+B).
Ejemplo: "La alarma sonar si se abre la puerta O se golpea el carro"
Operador lgico NOT (negacin): Este operador se
refiere a una sola proposicin, negando su valor de
verdad. Se representa con una barra sobre el smbolo
que representa la proposicin. (P )
Tablas de Verdad
Para evaluar el valor de verdad de una proposicin compuesta es
muy til usar una tabla de verdad. Esta es sencillamente una tabla
que muestra el valor de la funcin de salida (proposicin compuesta)
para cada combinacin de las variables de entrada (proposiciones
componentes)
En el siguiente circuito logico de dos entradas la tabla muestra todas
las combinaciones de los posibles niveles logicos presentes en las
entradas A y B y del correspondiente nivel de salida
Sistema Binario
Es el sistema de numeracin que utiliza
internamente hardware de las
computadoras actuales. Se basa en la
representacin de cantidades utilizando
los dgitos 1 y 0, por tanto su base es
dos (numero de dgitos de sistemas).
Cada digito de un numero representado
en este sistema se representa en BIT
(contraccin de binary digit).
Definicion y conversion entre las unidades bit, bytes,

kilobytes, megabytes, gigabytes y terabytes
BIT
Un BIT es una manera "binaria " de presentar informacin; es decir,
expresa una de solamente dos alternativas posibles. Se expresa con un 1
o un 0, con un s o no, verdadero o falso, blanco o negro, algo es o no es,
voltaje o no voltaje, un nervio estimulado o un nervio inhibido. (Sabemos
que no todo lo que se encuentra en nuestro universo es blanco o negro,
pero an as podemos utilizar esta forma binaria de representacin para
expresar estados intermedios logrando la precisin deseada).
NIBBLE:
Es una palabra digital de 4 bits
BYTE
Es la unidad de informacin formada por ocho bits (01011101). Segn
cmo estn combinados los bits (ceros o unos), formaran un bytes
dependiendo de la cantidad de bytes, formarn kilobytes, un megabytes,
gigabytes, etc. Relacionados: Nibble que equivale a medio bytes; DBCS:
es el conjunto de caracteres que necesitan dos bytes para aparecer.
KILOBYTE
Unidad de medida de la cantidad de informacin en formato digital. Un
byte consiste de 8 bits. Un BIT es un cero (0) o un uno (1). Por lo tanto un
ejemplo de un byte es 01001001. Esa secuencia de nmeros (byte)
pueden simbolizar una letra o un espacio. Un kilobytes (Kb) son 1024
bytes y un Megabytes (Mb) son 1024 Kilobytes
MEGABYTE
El Megabytes (MB) es una unidad de medida de cantidad de datos
informticos. Es un mltiplo binario del byte, que equivale a 220 (1 048
576) bytes, traducido a efectos prcticos como 106 (1 000 000) bytes.
GYGABYTE
Es una unidad de almacenamiento. Existen dos concepciones de
gigabytes (GB). (Debemos saber que un byte es un carcter cualquiera)
Un gigabytes, en sentido amplio, son 1.000.000.000 bytes (mil millones
de bytes), tambin, cambiando de unidad, 1.000 megas (MG o
megabytes). Pero si somos exactos, 1 GB son 1.073.741.824 bytes
1.024 MB.
TERABYTE
Una unidad de almacenamiento tan desorbitada que resulta imposible
imaginrsela, ya que coincide con algo ms de un trilln de bytes. Un uno
seguido de dieciocho ceros.
Conversiones
Familias Logicas
TTL ( Transistor to Transistor Logic)

Es una de las familias logicas mas populares (aunque actualmente
esta en decadencia). Y con mayor abundancia que el resto de
familias logicas.
Gran disponibilidad en el mercado de dispositivos SSI y MSI

Numero considerable de sub familias que proporcionan un
rango amplio de velocidad, consumo de potencia y combinacion
de ambas.
Sub familias TTL
74xx; es la familia original TTL

Estos dispositivos contaban con un retardo de propagacion de
10ns asi comoo un consumo de potencia de 10mW, se
introdujeron en los tempranos 60s
74Hxx; Alta velocidad

Se mejora la velocidad mediante la reduccion de resistores
internos. Tambien debe hacerse notar que esta mejora en la
velocidad causo un incremento en el consumo de potencia
74Lxx; Bajo consumo de potencia.

El consumo de potencia se mejoro incrementando las
resistencia internas y decrementando la velocidad
74Sxx; Schottky
El uso de transistores Schottky mejoro la velocidad, el consumo
de potencia es menor al de la sub familia 74Hxx.
74LSxx; Schottky de bajo consumo de potencia

En esta sub familia el uso de transistores Schottky mejoro la
velocidad y el uso de resistencias internas altas mejor el consumo
de potencia.
74ASxx; Schottky Avanzado.

Dos veces mas rapida que la 74Sxx con un consumo de potencia
similar.
74ALSxx; Schottky avanzada de bajo consumo de potencia

Menor consumo de potencia y mayor velocidad que 74LSxx.
74Fxx; rapido (fast)
Cuenta con un desempeo entre 74ASxx y 74ALSxx
Busque en las hojas de datos que parametros son iguales para las
diferentes sub familias y cuales parametros son diferentes.
La mayoria de las sub familias TTL tienen su correpondiente serie

54s (version militar) y estas series operan dentro de un rango
mas amplio de temperatura
CMOS (Complementary Metal Oxide Semiconductor)

Esta familia logica encontro gran aplicacion durante los aos 90s
debido esto a los avances logrados en el diseo de circuitos MOS
hechos a mediados de los 80s
Ventajas:
Operaba dentro de un rango de voltajes mayor que cualquier otra
familia logica
Cuentan con lata inmunidad al ruido

Disipan muy baja potencia a frecuencias bajas
Requieren de corrientes de operacion muy bajas
Abanico de salida alto
CMOS (Complementary Metal Oxide Semiconductor)

Desventajas:
El consumo de potencia se incrementa con la frecuencia
Susceptible a ESD (descargas electrostaticas)
Sub familias CMOS:
40xx; familia original CMOS

Lenta, pero con un consumo de potencia bajo
74HCxx; CMOS de alta velocidad
Aportacion de corriente mejorada compara con la 40xx. Usa
voltajes de alimentacion entre 2 y 6 voltios
A mayor voltaje, mayor velocidad

A menor voltaje, menor consumo de potencia
74HCTxx; CMOS de alta velocidad, compatible con TTL

Aportacion de corriente mejorada comparada con la 40xx. Usan
voltaje de alimentacion de 5V. Son compatibles con la familia
TTL.
74ACxx; CMOS avanzado
Muy rapido. Puede aportar corrientes considerables, no

compatible con TTL
74ACTxx; CMOS avanzado compatible con TTL

Igual al 74ACxx, pero compatible con TTL
74FCTxx; CMOS rapido, compatible con TTL
Es mas rapido y consume menos potencia que las sub
familias 74ACxx y 74ACTxx ademas de ser compatible con
TTL.
Prefijos y Sufijos
Prefijos; estos son usados por lo regular
para identificar al
fabricante del dispositivo.

SN : Texas Instrument.
MN : Motorola.
DM : National
N : Signetics
P : Intel
H : Harris
AMD : Advanced Micro Devices
Sufijos; se usan para
identificar el encapsulado:
N : Plastic DIP (dual in-line

package)
P : Plastic DIP
J : Ceramic DIP
W : Ceramic flat package.
D : Plastic small outline package
Dispositivos de colector abierto

Caracteristicas basicas:
La mitad entera de la salida del circuito se omite

Requiere de resistor externo pull - up
Si cualquier entrada es baja, entonces Q2 y Q3 estan en corte
y el voltaje Z es alto
Aplicaciones de los dispositivos de colector abierto
Puede usarse para manejar una carga, tal como LEDs,

relevadores u otro dispositivo, es importante calcular el valor
adecuado del resistor R. la corriente de carga NO debe exceder la
especificacion IOL Max.
Aplicaciones de los dispositivos de colector abierto (cont)
Logica AND alambrada -
cuando dos o mas salidas de colector

abierto se conectab juntas con un resistor de pull up externo, el
circuito se comporta como si las compuertas se conectaron a una
compuerta AND
Aplicaciones de los dispositivos de colector abierto (cont)
Bus comun, varias salidas de colector abierto pueden conectarse

juntas para crear un bus comun. El decodificador del circuto
mostrado abajo, selecciona las salidas del dispositivo para el bus
comun enviando un alto a la salida de la compuerta NAND de
colector abierto para el dispositivo seleccionado.
Para calcular el valor del resistor pull up de los siguientes dos

circuitos, debe de considerarse dos casos:
Solamente una de las compuertas esta activa y forza al

voltaje del bus a un nivel bajo, VOLTip.
Todas las compuertas estan deshabilitadas forzando que el nivel

de voltaje del bus sea alto, VOHMin.
Caso cuando el voltaje de salida es

VOLTyp.
IR = IOLMax 3IILMax
RMin = VCC / IR
Caso cuando el voltaje de salida

es VOHMin
IR = 4IOHMax + 3IIHMax
RMax = (VCC - VOHMin ) / IR
Seleccionar: RMin R RMax
Dispositivos tri-estado
Esta clase de dispositivo incluye un tercer estado electrico llamado

alta impedancia o Hi-Z. Este estado es controlado por una linea de
control de entrada conocida como output enable. Cuando esta
entrada se declara el dispositivo se comporta como una compuerta
normal, de otra manera la salida se comporta como un circuito
abierto.
Dispositivos tri-estado
Un ejemplo de aplicacion de los dispositivos tri-estado es cuando se

usan para conectar varios dispositivos a un solo bus. Cuando se
determine cual salida se conectara al bus, primero debera de
asegurarse que el resto de las salidas cambien al estado de alta
impedancia, esto evitara la posibilidad de que dos salidas se pudieran
conectar simultaneamente al bus.
Compuertas Schmitt Trigger
Usadas para modificar las formas de onda

Sensitivas al nivel con salida conmutando estado a dos
diferentes niveles de disparo, llamados nivel minimo de disparo
VT- y nivel maximo de disparo VT+ . La diferencia de niveles
entre los dos estados de disparo se llama histeresis ( VT+ - VT- ).
Abajo de muestra la caracteristica de transferencia entrada-salida
Compuertas Schmitt Trigger (cont)
Transformacion de una seal de entrada analoga a una forma de

seal cuadrada limpia.
Interpretacion de la informacion de un CI logico
Dependiendo del fabricante, el prefijo puede indicar

construccion especial como SN para tipo estandar,
de otra forma el prefijo identifica al fabricante
SN74LS00 ( Cuatro NAND de 2 entradas)

Distribucion de terminales
Circuito interno
guia
Encapsulados
14
Logica estandar TTL 74xx

La familia Logica TTL
(Transistor to Transistor Logic)
TTL
Transistor to Transistor Logic (logica de transistor a transistor)
SN54/SN74
Ambas familias, la SN54 y la SN74 relizan exactamente las mismas
funciones logicas de la misma forma, la diferencia entre ambas es el rango
de temperaturas en que operan.
SN54 tiene un rango de temperatura de operacion de 55 a 125 grados
C.
SN74 tiene un rango de temperatura de operacion de 0 a 70 grados C.
Divisiones de las familias SN54/SN74
SN54/SN74 pertenece a la serie estandar

SN54H/SN74H pertenece a la serie de alta velocidad.
SN54L/SN74L pertenece a la serie de baja potencia.
SN54S/SN74S pertenece a la serie de alta velocidad a diodo Schottky
SN54LS/SN74LS pertenece a la serie de baja potencia a diodo Schottky
Logica estandar TTL 74xx (cont)

Caracteristicas Tipicas
Voltaje de alimentacion = 5 Voltios
Nivel de voltaje para el 0 logico = 0.2 Voltios
Nivel de voltaje para el 1 logico = 3.0 Voltios.
Inmunidad al ruido = 1.0 Voltio.
Logica estandar CMOS

Los circuitos CMOS se inventaron en 1963 por Frank Wanlass en la
empresa Fairchild semiconductor. Lod primeros circuitos integrados
fueron fabricados por RCA en 1968, inicialmente los CMOS fueron
usados en equipos de baterias para alargar la vida util de estas.
En la tecnologia CMOS (Complementary Metal-Oxide Semiconductor) se
utilizan transistores tipo N y tipo P para realizar las funciones logicas. En
la actualidad esta tecnologia es la dominante en la fabricacion de
microprocesadores, memorias asi como para distintos circuitos integrados
de aplicacion especifica.
Los circuitos CMOS iniciales fueron muy sensibles a daos provocados
por la descarga de la electrosttica. (ESD). Las generaciones de circuitos
integrados subsecuentes fueron equipados con circuitos sofisticados de
proteccion que ayudan a absorber las cargas electrostticas sin daar los
integrados, de cualquier forma las precauciones para el manejo de estos
dispositivos sigue vigente.

Las generaciones iniciales, especialmente la serie 4000 fueron muy
tolerantes a las variaciones de voltaje y funcionaban en el rango de 3 a 18
voltios. Conforme los transistores usados en los Ics fueron mejorando, el
voltaje requerido para alimentacin comenzo a decrecer, algunos ICs
modernos son capaces de operan con voltajes de alimentacin inferior a
1 voltio.
Principales Ventajas de la Tecnologia CMOS:
Muy baja disipacion de potencia

Disipacion de potencia en estado estatico casi nula
Estas dos ventajas permiten una mayor integracion de compuertas
logicas CMOSen un CI dando como resultado un mejor desempeo
Aplicacin
ideal en equipos alimentados con baterias.

Caractersticas bsicas de la familia lgica CMOS
La tecnologa utilizada para fabricar la familia de circuitos integrados
lgicos CMOS, admite una amplia gama de voltaje de alimentacin de los 3V
a los 15V o poco ms no obstante, se recomienda utilizar un mximo de 12V
para evitar un deterioro prematuro del dispositivo. Debido a este amplio
abanico de tensin, los niveles lgicos vienen definidos a su vez por el
rango de tensin comprendida aproximadamente entre los 0V y 1/3 de Vcc
para el nivel de estado bajo (L) y los 2/3 de Vcc y Vcc para el nivel alto (H).
El caso de tecnologa CMOS, dispone de un rango de tensin para su
alimentacin, como se ve ms amplio que la familia TTL (la cual se
encuentra entre 4.75V y 5.25V), con la ventaja aadida que, su consumo es
alrededor de 10 veces menor que el obtenido por la familia TTL, incluso as,
la cargabilidad, o sea, la capacidad de carga en la salida de una puerta
CMOS es de unas 400 frente a las 10 que admite la TTL. El rechazo o
inmunidad al ruido es el factor que le hace ser ms utilizada esta familia en
la industria. Todas esta ventajas, frente a una menor velocidad de
transmisin en cuyo caso la CMOS se ve comprometida, podemos decir que
es muy lenta, en casos extremos puede alcanzar los 50Mhz. frente a los
250Mhz. de la serie TTLS (Long Scale) estndar.
Caractersticas bsicas de la familia lgica CMOS (cont)
Como la velocidad es un factor bsico en nuestros das, no lo iba a

ser menos en la industria electrnica, en la cual se investig hasta
lograr una nueva familia lgica capaz de satisfacer las dos
caractersticas ms importantes; el consumo y la velocidad.
La nueva familia, est a medio camino entre la CMOS y la TTL, de
las que toma su nombre ms comn: 74HCTXXXX, y sus variantes
en LSI (Long Scale Integration) 74HCTLSXXXX o la 74HCXXXX.
De esta forma se obtiene una familia de circuitos integrados lgicos
que engloba las caractersticas que la industria esperaba.

Las series 4000/1400
Las primeras series CMOS fueron la serie 4000, que fue introducida por
RCA y la serie14000 por Motorola. La serie original es la 4000A; la 4000B
representa mejora con respecto a la primera y tiene mayor capacidad de
corriente en sus salidas. A pesar de la aparicin de la nueva serie CMOS,
las series 4000 siguen teniendo uso muy difundido. La serie 4000A es la
lnea ms usada de Circuitos Integrados digitales CMOS, contiene
algunas funciones disponibles en la serie TTL 7400 y est en expansin
constante. Algunas caractersticas ms importantes de esta familia lgica
son:
La disipacin de potencia de estado esttico de los circuitos lgicos
CMOS es muy baja.
Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1
lgico. El suministro VDD puede estar en el rango 3 V a 15 V para la serie
4000. La velocidad de conmutacin de la familia CMOS 4000A vara con el
voltaje de la fuente.(consultar el apartado de los niveles de voltaje).
Todas las entradas CMOS deben estar conectadas a algn nivel de
voltaje.
Serie 74C
Esta serie CMOS su caracterstica principal es que es compatible
terminal por terminal y funcin por funcin, con los dispositivos
TTL que tienen el mismo nmero (muchas de las funciones TTL, aunque
no todas, tambin se encuentran en esta serie CMOS). Esto hace posible
remplazar algunos circuitos TTL por un diseo equivalente CMOS. Por
ejemplo, 74C74 contiene dos flip-flops tipo D disparados por flanco y
tiene la misma configuracin de terminales que el CI TTL 7474, que
tambin ofrece dos flipflops tipo D disparados por flanco. El resto de las
caractersticas son iguales a la serie 74C.
Serie 74HC (CMOS de alta velocidad

Esta es una versin mejor de la serie 74C. La principal mejora radica en
un aumento de diez veces en la velocidad de conmutacin (comparable
con la de los dispositivos de la serie 74LS de TIL). Otra mejora es una
mayor capacidad de corriente en las salidas. La serie 74HC son los CMOS
de alta velocidad, tienen un aumento de 10 veces la velocidad de
conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es
compatible en lo que respecta a los voltajes con los dispositivos TTL.
Serie 74HCT
Esta serie tambin es una serie CMOS de alta velocidad, y est diseada
para ser compatible en lo que respecta a los voltajes con los dispositivos
TTL, es decir, las entradas pueden provenir de salidas TTL (esto no es
cierto para las dems series CMOS.)
Variantes de la serie CMOS 74

74C
CMOS...................check Vcc levels
74HC (U) High speed - CMOS (Unbuffered output)
74HCT
High speed - CMOS - TTL inputs
74AHC
Advanced - High speed - CMOS
74AHCT
Advanced - High speed - CMOS - TTL inputs
74FCT (-A) Fast - CMOS - TTL inputs (speed variations)
74FCT (-T, -AT) Fast - CMOS - TTL inputs (speed variations)
74AC
Advanced - CMOS
74ACT
Advanced - CMOS - TTL inputs
74FACT
AC, ACT (Q) series
74ACQ
Advanced - CMOS - Quiet outputs
74ACTQ
Advanced - CMOS - TTL inputs - Quiet outputs
74LVX: Esta familia consiste de dispositivos de bajo costo con

entradas tolerantes a 5 voltios, estos dispositivos pueden manejar en
la entrada y salida voltajes de 3 a 5 voltios.
74LVQ: Esta familia consiste de dispositivos de bajo costo diseados
para aplicaciones de 3.3 voltios solamente.
74LVT: Esta familia cuenta tanto con alta velocidad como con manejo
de salida de alto nivel. Estos dispositivos cuentan con un manejo de
corrientes de salida de +64mA / -32mA. Los integrados aceptan 5
voltios y estan diseados para ser usados en aplicaciones que
cuentan con dispositivos tanto de 3v como de 5v.
74ALCX: Estos dispositivos cuentan con las mismas caracteristicas de
la familia LVT con la diferencia de que manejan salidas de alta
corriente.
Logica estandar BiCMOS
Esta Tecnologia conocida tambien como BiMOS. Integra las tecnologias

de transistores bipolares (TTL) y la tecnologia CMOS es un dispositivo.
Esta tecnologia tiene aplicacion comercial en el diseo de componentes
logicos para amplificadores y en forma discreta.
BipolarCMOS es entonces un circuito integrado que como se

menciona antes hace uso de ambas tecnologias. Las compuertas
logicas primariamente se hacen con CMOS, pero sus etapas de salida
usan transistores Bipolares de union (BJTS), estos transistores
consumen mas corriente y por consecuencia disipan mas potencia
pero conmutan mas rapido.
Historia del BiCMOS

En el pasado se intento integrar los transistores bipolar y MOS es un
dispositivo pero se encontro dificil y antieconomico. Asi que los circuitos
integrados tenian que usar una u otra tecnologia dependiendo de los
requerimientos de la aplicacion. Los transistores bipolares ofrecen alta
velocidad, alta ganancia y baja resistencia de salida. Mientras, que la
tecnologia CMOS ofrece alta resistencia de entrada, lo cual se convierte
en compuertas logicas de bajo consumo de potencia. Por mucho tiempo
los diseadores han recalcado las ventajas de la integracion de ambas
tecnologias, sin embargo en el pasado solo se implemento en diseos
sencillos dejando fuera los circuitos integrados.
En los 1990s las tecnologias modernas de fabricacion de circuitos
integrados comenzaron a hacer la BiCMOS una realidad,
proporcionando ventajas a la logica digital y a otras aplicaciones. Cuenta
con el bajo condumo de potencia de los CMOS en aplicaciones de
consumo alto de corriente para un control eficiente, para circuitos de alto
desempeo usa los dispositivos bipolares. Gran parte de los
procesadores Pentium, Pentium Pro y SuperSPARC usan tenologia
BiCMOS.
Ciclo de vida de las tecnologias Logicas
Ciclo de vida
del producto
Introduccion Crecimiento Madurez
Tecnologia
Declinando Absolescencia
Terminos
VCC: Es el voltaje aplicado a las terminales correspondientes, en la
mayoria de los casos es el voltaje que el dispositivo requiere para
operar.
VIH: [Voltage Input High] Es el voltaje minimo positivo aplicado a la
entrada que el dispositivo aceptara como un nivel ALTO logico
VIL: [Voltage Input Low] Es el voltaje maximo positivo aplicado en la
entrada que el dispositivo aceptara como un nivel logico BAJO.
VOL: [Voltage Output Low] Es el voltaje maximo positivo de salida
que el dispositivo considera sera aceptado como el nivel positivo
BAJO.
VOH: [Voltage Output High] Es el voltaje maximo positivo de salida
que el dispositivo considera sera aceptado como el nivel minimo
positivo ALTO.
VT: [Threshold Voltage] Voltaje umbral, es el nivel de voltaje aplicado
al dispositivo que puede causar que el dispostivo
Inmunidad al Ruido (Noise inmunity)
La inmunidad al ruido se refiere a la resistencia de un dispositivo logico

a conmutar de forma indeseada. Dependiendo del nivel de entrada un
pico de ruido (noise glitch) puede causar cambios de estado logicos
que resulten en una operacion erronea.
Periodo de cambio (Slew Rate)

El periodo de cambio de un dispositivo es el periodo de tiempo que
toma la salida para cambiar de un nivel alto a un nivel bajo y viceversa.
O la cantidad de tiempo que toma a un circuito integrado para
conmutar de un 10% al 90% de su valor final en un tiempo dado.
FanOut
Este termino se refiere al numero de compuertas que un dispositivo
puede manejar, esto lo determina la corriente que puede proveer y
drenar
Retardo de propagacion (Propagation Delay)

El retardo de propagacion o retardo e compuerta es lo largo del
tiempo comenzando desde que la entrada de una compuerta logica se
estabiliza y se valida, hasta el tiempo en que la salida de una
compuerta logica se estabiliza y se valida. Con frecuencia se refiere
tambien al tiempo requerido para que la salida alcance un 50% del
nivel final de salida una vez que las entradas cambiaron. La reduccion
de retardo en los circuitos digitales les permite procesar los datos mas
rapido mejorando el desempeo general.
Compuertas logicas y su tabla de verdad

AND
X = AB
NAND
X = AB
NOR
X = A+B
X = A+B
XOR
INVERSOR
X=A
OR
X=A
X = AB+BA
Compuertas logicas y su tabla de verdad
La tabla de la verdad de
cada compuerta logica
relaciona sus estados de
entrada con el estado de
salida correspondiente
X = AB+BA
Interpretacion de la informacion de un CI logico
Dependiendo del fabricante, el prefijo puede indicar

construccion especial como SN para tipo estandar,
de otra forma el prefijo identifica al fabricante
SN74LS00 ( Cuatro NAND de 2 entradas)

Distribucion de terminales
Circuito interno
guia
datasheet
Encapsulados
14
SN74LS08 ( Cuatro AND de 2 entradas)

datasheet
SN74LS32 ( Cuatro OR de 2 entradas)

datasheet
SN74LS02 ( Cuatro NOR de 2 entradas)

datasheet
SN74LS86 ( Cuatro OR EXCLUSIVAS de 2 entradas)

datasheet
Link to datasheet
Redes o sistemas
combinacionales
logicas
Logica de una maquina de vender
Sumador completo
Multiplexor (Mux) de 4 entradas

El multiplexor no se
limita a dos entradas,
aadiendo otra
entrada de direccion B
es posible controlar
las cuatro entradas
X0, X1, X2 y X3, si se
agrega una tercer
entrada de direccion
podran controlarse 8
lineas de entradas de
datos y asi
sucesivamente.
El multiplexor es un circuito digital que cuenta con
varias entradas de seales, cualquiera de estas puede
ser seleccionada mediante las entradas de direccion
(address) para enviarse a una salida unica.
Multiplexor (Mux) de 8 entradas
datasheet
Demultiplexor de 4 salidas
La funcion opuesta del circuito multiplexor es el demultiplexor. Este circuito
una sola entrada de datos y una o mas entradas de direccion y selecciona
cual de las multiples salidas recibira la seal de entrada. El mismo circuito
puede usarse tambien como decodificador usando las entradas de direccion
como un numero binario y produciendo una seal de salida en la salida unica
que iguale la entrada de direccion binaria. En esta aplicacion, la linea de
entrada de datos funciona como habilitador de circuito, si se deshabilita en
circuito, la salida no mostrara actividad alguna sin importar el numero binario
de entrada
Al igual que el circuito multiplexor

el demultiplexor/decodificador no
esta limitado a una solo linea de
direccion, puede contarse con dos
o mas salidas. Con dos, tres o
cuatro lineas de direccion, este
circuito puede decodificar
numeros binarios de dos, tres o
cuatro bits
Flip Flop Set Reset con compuertas NAND
Para que un circuito logico recuerde y mantenga su estado logico aun

despues de que las seales de control de entrada se han removido,
se requiere que el circuito cuente con alguna forma de
retroalimentacion, el circuito mostrado es un candado (latch) basico.
Las entradas generalmente se designan como S y R para Set y
Reset respectivamente.
El Flip Flop tipo D

El flip-flop tipo D es un elemento de memoria que puede almacenar
informacin en forma de un "1" o "0" lgicos. Este flip-flop tiene una
entrada D y dos salidas Q y Q.
Tambin tiene una entrada de reloj, que en este caso, nos indica que
es un FF disparado por el borde o flanco descendente (ver el tringulo
y el circulo en la entrada en los diagramas inferiores). Si se disparara
por el borde ascendente no habra la pequea esfera
El flip-flop tipo D adicionalmente tiene dos entradas asincrnicas que
permiten poner a la salida Q del flip-flop, una salida deseada sin importar
la entrada D y el estado del relol.
Estas entradas son: PRESET (poner) y CLEAR (Borrar). Es
importante notar que estas son entradas activas en nivel bajo (ver el
circulo en la entrada)
El Flip Flop tipo D

Para poner un "1" en la salida Q se debe poner
un "0" en la entrada PRESET del flip-flop
- Para poner un "0" en la salida Q se debe poner
un "0" en la entrada CLEAR del flip-flop
Tabla de verdad del flip-flop tipo D
Diagrama temporal del

flip-flop tipo D
Disparo del flip-flop tipo D

Es el tipo de entrada de reloj que producir un cambio en la salida
En este caso habr un cambio en el estado
del flip-flop tipo D (ver la salida Q) cuando
en la entrada de reloj se detecte un nivel
positivo.
Cuando en nivel del reloj es alto se lee la
entrada del flip-flop (D) y se pone en la
salida Q el mismo dato

del flip-flop tipo D cuando en la entrada de
reloj se detecte un nivel negativo. Ver el
circulo en la entrada Clk.
Cuando en nivel del reloj es alto se lee la
entrada del flip-flop (D) y se pone en la
saluda Q el mismo dato
Disparo del flip-flop tipo D

del flip-flop tipo D cuando en la entrada de
reloj se detecte el momento en que el nivel
pase de bajo a alto (flanco ascendente o
anterior). Ver el pequeo tringulo.
Cuando en nivel del reloj cambia de bajo a
alto se lee la entrada del flip-flop (D) y se
pone en la saluda Q el mismo dato
datasheet
En este caso habr un cambio en el
estado del flip-flop tipo D cuando en la
entrada de reloj se detecte el momento
en que el nivel pase de alto a bajo
(flanco descendente o posterior). Ver el
pequeo tringulo y el circulo.
Cuando en nivel del reloj cambia de alto
a bajo se lee la entrada del flip-flop (D) y
se pone en la saluda Q el mismo dato
Registros de Desplazamientos
Son cadenas de FF-D en cascada alimentados sincrnicamente, de
tal manera que por cada pulso en clock la informacin digital se va
desplazando de FF en FF sin sufrir alteracin recurdese que la
tabla de verdad del FF-D as lo permite. Puede salirse del mismo de
una manera serie o paralelo.
Contadores de Pulsos
Son sistemas de FF en cascada con arreglos de tal manera que
cuentan, bajo un cdigo binario cualquiera ya predeterminado (binario
puro, BCD, Jhonson, etc., los pulsos que ingresan al clock del sistema.
As, si todos los relojes se conectan en paralelo o no, los contadores se
denominan, respectivamente
sincrnicos
asincrnicos
El Flip Flop JK
Entradas SET y CLEAR de un Flip Flop JK
datasheet
Existen dos entradas adicionales en el

biestable JK muy importantes: La entrada
PRESET (poner), que sirve para poner
directamente en el biestable un "1" en la
salida Q y la entrada CLEAR (borrar), que
sirve para poner en quot;0" en la salida Q.
Estas entradas son asincrnicas, lo que
significa que tendrn efecto sin importar el
estado del reloj y/o las entradas J y K.
Es importante no activar simultneamente
estas dos entradas.
Importante: Los Flip Flops pueden "TENER
o NO" un pequeo circulo en las entradas
PRESET o CLEAR.
- Cuando NO lo tienen significa que la seal Tabla de verdad de un Flip Flop JK
es activa cuando est en nivel ALTO.
- Cuando SI lo tienen significa que la seal
es activa cuando est en nivel BAJO.
El Flip Flop JK
El Flip Flop JK es tambin llamado Flip Flop universal" debido a que
con l, se pueden implementar otros tipos de Flip Flops, como el tipo D
o el tipo T.
En el siguiente diagrama se presenta la representacin de un Flip Flop

tipo JK y las conexiones adicionales que hay que hacer para poder
implementar un Flip Flop tipo D y un Flip Flop tipo T
Flip Flop JK, Flip Flop tipo D y Flip Flop tipo T
El Flip Flop JK
Este Flip Flop a parte de las entradas J y K y las salidas Q y Q, tambin
tiene una entrada para la seal de reloj (CLK). (Esto significa que es
sincrnico). La entrada de reloj del biestable se comporta de diferente
manera dependiendo de las caractersticas del mismo.
Si el biestable tiene una entrada de
reloj que se dispara por nivel, tiene el
siguiente diagrama
Si el Flip Flop tiene una entrada de reloj
que se dispara por el flanco anterior o
ascendente, tiene el siguiente diagrama
Si el Flip Flop tiene una entrada de reloj
que se dispara por el flanco posterior o
descendente, tiene el siguiente
diagrama
Borde positivo
O ascendente
Borde negativo
O descendente
Diagrama interno de
un 74LS76 (Flip Flop
JK)
Tabla de verdad de un
74LS76 Flip Flop JK
Contador de Rizado MODULO - 16

Este contador se encuentra constituido por flip-flop JK en modo de
conmutacin al mantener presente en las entradas J y K un 1 lgico y
conectados entre si de forma asncrona, es decir, que la salida del flipflop 1 (FF1) est conectada de forma directa a la entrada de reloj del
siguiente flip-flop 2 (FF2). Los indicadores de salida dan una seal
binaria, donde el indicador A (QA) es el LSB (Bit Menos Significativo), el
indicador D (QD) es el MSB (Bit Ms Significativo).
Contadores Con CI TTL
datasheet
Son circuitos integrados donde vienen incluidos los flip-flops conectados

segn el tipo de contador y las puertas. Estos contadores se pueden
llamar de propsito general. El CI 74192 es un contador reversible BCD
sncrono TTL, es decir, mdulo-10. Tiene doble entrada de reloj, una para
cuenta ascendente y una para cuenta descendente que conmutan en la
transicin del nivel BAJO al nivel ALTO del pulso. La entrada de borrado
sncrono se activa en nivel ALTO colocndo las salidas en nivel BAJO
(0000) y se inicializa en cualquier nmero que se cargue en las entradas
de datos en forma binaria y se transfieren asncronamente a la salida
BCD (A=QA, B=QB, C=QC, D=QD). La salida de arrastre se utiliza para
conectar en cascada serie varios contadores.
Smbolo del contador 74192

Conexin en cascada de dos contadores de 0 a 99
Decodificadores BCD a 7 segmentos

El decodificador de BCD a siete segmentos es un circuito combinacional
que permite un cdigo BCD en sus entradas y en sus salidas activa un
display de 7 segmentos para indicar un dgito decimal.
El display de siete segmentos
El display est formado por un conjunto de 7 leds conectados en un
punto comn en su salida. Cuando la salida es comn en los nodos, el
display es llamado de nodo comn y por el contrario, s la salida es
comn en los ctodos, llamamos al display de ctodo comn. En la figura
3.1.1.,se muestran ambos tipos de dispositivos. En el display de ctodo
comn, una seal alta encender el segmento excitado por la seal. La
alimentacin de cierta combinacin de leds, dar una imagen visual de
un dgito de 0 a 9.
datasheet
Decodificador de BCD a Siete Segmentos

El decodificador requiere de una entrada en cdigo decimal binario BCD
y siete salidas conectadas a cada segmento del display. La figura
siguiente representa en un diagrama de bloques el decodificador de BCD
a 7 segmentos con un display de ctodo comn.
Suponiendo que el visualizador es un

display de ctodo comn, se obtiene
una tabla cuyas entradas en cdigo
BCD corresponden a A, B, C y D y
unas salidas correspondientes a los
leds que se encenderan en cada caso
para indicar el dgito decimal. La tabla
anexa. muestra el caso de ejemplo.
Contador con 74LS192
Contador Binario de 4 BITS TTL 7493.

El contador 7493 utilizan 4 flip-flops JK en modo de conmutacin, con
entradas de reloj P0 y P1 en donde P1 es la entrada de reloj del
segundo flip-flop por lo que para formar un contador de 4 bits mod-16 hay
que conectar la salida del primer flip-flop de manera externa (puente) con
la entrada P1, quedando P0 como la entrada de reloj del contador.
Tambin tiene dos entradas de reset (MR1 y MR2) las cuales no se deben
dejar desconectadas (flotando) porque, como estas se activan en ALTA, al
estar flotando toman un nivel ALTO lo que mantendra en reset al
contador.
Contador 7493
Dispositivos
Logicos programables
SPLDs
CPLDs
FPGAs
Simple
Complex
Field
Programmabl
e
Programmabl
e
Programmabl
e
Logic
Logic
Gates
Device
Device
Array
Dispositivos Logicos programables Simples SPLDs

Un dispositivo logico programable simple (SPLD) es un dispositivo logico
programable considerado de baja complejidad. En esta categoria se
encuentran:
ROMs (Read Only Memory) Memorias solo de lectura
PALs (Programmable Array Logic) Arreglos logicos programables
GALs (Generic Array Logic) Arreglos genericos logicos
Dispositivos
Logicos programables Simples SPLs
La memoria solo de lectura conocida como ROM es una clase de medio
de almacenamiento usado en computadoras. Debido a que la
informacion almacenada en la ROM no puede modificarse (al menos de
forma sencilla y rapida) se usa principalmente para la distribucion de
firmware(software que esta muy ligado a un hardware especifico que no
requiere de actualizaciones frecuentes)
En un sentido estricto, el termino ROM se refiere al ROM de mascara (el
tipo mas viejo de ROM del estado solido) el cual se fabricaba con la
informacion ya almacenada en el dispositivo y que por consecuencia no
podria modificarse nunca. En la actualidad existen tipos mas modernos
como los EPROM y los EEPROM tipo flash que pueden borrarse y
reprogramarse muchas veces, estos dispositivos se siguen describiendo
como ROM ya que su proceso de reprogramacion no es frecuente asi
como es comparativamente lento
Dispositivos
Logicos programables Simples
Dispositivos
Logicos programables Simples SPLDs
PALs (Programmable Array Logic) Arreglos programables logicos
El termino Arreglo programable logico (PAL) se usa para describir una
familia de dispositivos semiconductores logicos programables usados
para implementar funciones logicas en circuitos digitales, introducido por
Monolithic Memories Inc. (MMI) en Marzo de 1978. los dispositivos PAL
consiste de un nucleo con una pequea PROM con logica de salida
adicional para implementar funciones logicas deseadas particularmente
con pocos componentes, conel uso de equipo especial, los PALs de
convirtieron en Programables en campo cada dispositivo PAL era
One Time Programmable (OTP) o programable solo una vez, eso
significo que no se podia actualizar el programa y reusado despues de
su programacion inicial
MMI PAL
16R6 in
20-pin DIP
AMD 22V10 in
24-pin DIP
Dispositivos
Logicos programables Simples GALs
Generic Array Logic
Lattice GAL 16V8 and 20V8
Una innovacion del PAL fue el dispositivo

arreglo logico generico o GAL, inventado
por Lattice Semiconductor en 1985
Este dispositivo tiene las mismas propiedades logicas del PAL pero
puede borrarse y reprogramarse. El Gal es muy util en la etapa de
diseo de prototipo, cuandocualquier problema en la logica (bugs) puede
corregirse mediante la reporgramacion.los GALs se programan y
reprograman usando un programador para PALs, o mediante una tecnica
de programacion in-circuit si el dispositivo esta habilitado para esto. Los
GALs de Lattice combinan tecnologia CMOS borrable electricamante de
compuerta flotante para obtener un dispositivo logico de alta velocidad y
de bajo consumo de potencia. La compaia International CMOS
Technology (ICT) introdujo un componente similar llamado PEEL
(Programmable Electrically Erasable Logic)
Lenguajes de programacion
Muchos dispositivos para programar PAL, aceptan entrada en un
formato de archivo estandar, al cual se le conoce como archivos
JEDEC. Estos son analogos a los compliadores de software. Los
lenguajes usados como codigo fuente por compiladores logicos se
llaman lenguajes de descripcion hardware o HDLs. PALASM y ABEL se
usan con frecuencia para dispositivos ed complejidad baja, mientras que
VERILOG y VHDL son lenguajes muy populares de descripcion de mas
alto nivel para dispositivos mas complejos. El mas limitado ABEL es con
frecuencia usado por razones historicas, pero par diseos nuevos VHDL
es mas popular, aun para diseos de complejidad baja. Para lenguajes
modernos de programacion PLD, flujos de diseo y herramientas
busque la informacion pertinente en FPGA and Reconfigurable
Computing.
Dispositivos para programacion

Un programador se usa para hacer la transferencia del patron logico
boleano al dispositivo programable. En los inicios de la logica
programable, cada fabricante de PLD tambien producia un
dispositivo programador especializado para su familia de dispositivos
logicos. Despues, aparecieron en el mercado programadores
universales que soportan una gran cantidad de familias de
dispositivos logicos de diferentes fabricantes. Los programadores
actuales usualmente pueden programar PLD comunes (la mayoria
equivalentes (PAL/GAL) de todos los fabricantes existentes. Los
formatos de archivo comun usados para almacenar los patrones
logicos boleanos (fusibles) son JEDEC, Altera POF (Programmable
Object File), o Xilinx BIT stream
Dispositivos
Logicos programables CPLDs
Complex Programmable Logic Device
PALs y GALs se encuentran disponibles solamente en tamaos pequeos,
equivalente a unos cuantos cientos de compuertas logicas. Para circuitos
logicos mas grandes pueden usarse los CPLDs, estos contienen el
equivalente a varios PALs conectados mediante interconecciones
programables, todo en un circuito integrado. Los CPLDs pueden
reemplazar miles o hasta cientos de miles de compuertas logicas.
Algunos CPLDs se programan usando un programador para PAL, pero
este metodo se vuelve inconveniente la componentes con cientos de pins.
Un segundo metodo de programacion es soldar el componente en su
tablilla de circuto impreso, y programar datos seriales desde una
computadora personal. El CPLD contiene un circuito que decodifica el flujo
de datos y configura al CPLD para realizar la funcion logica especificada.
Cada fabricante tienen un nombre propietario para su sistema de
programacin. Por ejemplo Lattice Semiconductor lo llama in system
programming, aunque cada vez mas se usa estandarizadamente el Joint
Test Action Group (JTAG)
Dispositivos
Logicos programables CPLDs
Un Altera MAX 7000-series CPLD con 2500 compuertas

Un CPLD es un dispositivo logico programable con un nivel de
complejidad entre un PAL y un FPGA con caracteristicas de
arquitectura de ambos. El block de construccion de un CPLD es el
macro celda, el cual contiene logica implementando expresiones de
forma normal disyuntiva y mas operaciones logicas especializadas.
Las caracteristicas que comparte con un PAL son; configuracion
de memoria no volatil. Como muchos FPGAs no requiere de ROM
externo de configuracion asi que el CPLD puede funcionar
inmediatemante en el arranque del sistema,
Un Altera MAX 7000-series CPLD con 2500 compuertas

Caracteristicas del CPLD con FPGAs:
Disponible en un gran numero de compuertas. Un CPLD tipicamente

tiene el equivalnete a miles o decenas de miles de compuertas
logicas, permitiendo la implementadion de dispositivos de proceso de
datos de complejidad moderada. PALs tienen un equivalante a unos
cuantos cientos de compuertas, mientras que un FPGA cuenta con
un rango tipico de decenas de miles hasta varios millones de
compuertas.
La diferencia mas notable entre un CPLD grande y un FPGA
pequeo es la presencia de memoria no volatil interna en el CPLD,
aunque esta diferencia cada vez se vuelve menos relevante debido a
que muchos de los FPGAs recientes tambien se ofrecen con
configuracion de memoria incluida.
Dispositivos
Logicos programables FPGAs
Un Altera Stratix II GX FPGA.
Mientras que los PALs estaban ocupados desarrollando GALs y CPLDs

una gran cantidad de desarrollo estaba ocurriendo. Este tipo de
dispositivo se basa en la tecnologia de arreglo de compuertas (gate
array) y se llama arreglo de compuertas programables en campo Field
Programmable Gate Array (FPGA). Los primeros ejemplos de FPGA
son de arreglos 82S100 y secuenciador 82S105 de Signetics
introducido a finales de los 1970s. El 82S100 fue un arreglo de terminos
AND. El 82S105 tambien tenia funciones de flip flop.
Los FPGAs usan un enrejado de compuertas logicas, similar a un
arreglo ordinario de compuertas, pero la programacion es hecha por el
cliente, no por el fabricante. El termino Field Programmable significa
que el arreglo se programa fuera de la fabrica, en el campo.
Dispositivos
Los FPGAs usualmente se programan despues de ensamblarse y

soldarse en el PCB, de manera similar que los CPLDs grandes. En los
FPGAs mas grandes la configuracion es volatil, y debe ser re-cargada
dentro del dispositivo siempre que se aplique voltaje o que se requiera
una funcionalidad diferente. La configuracion tipicamente es almacenada
en un PROM o EEPROM de configuracion. Versiones de EEPROM
pueden ser programables in-system normalmente via JTAG. La principal
diferencia entre FPGAs y CPLDs es que los FPGAs tienen memoria
volatil, en consecuencia requiere de ser programado despues del inicio de
encendido y los CPLDs no, los FPGAs normalmente consumen pas
potencia que los CPLDs debido a su naturaleza SRAM. Finalmente, los
CPLDs no tienen tantos registros o capacidad de almacenamiento de
memoria que los FPGAs. En general los CPLDs son una buena eleccion
para aplicaciones grandes de logica combinacional mientras que los
FPGAs son mas adecuados para maquinas mas grandes.
Dispositivos
Los FPGAs son entonces dispositivos que pueden ser configurados

por el cliente o el diseador despeus de su fabricacion, los FPGAs se
programan usando diagramas de circuito logicos o codigo fuente
(source code) en un HDL (Hardware Description Languaje) para
especificar como funcionara el dispositivo. Pueden usarse para
implementar cualquier funcion logica que un ASIC (Application Specific
Integrated Circuit) pudiera realizar, pero con la habilidad de poder
actualizar su funcionalidad despues de comprarse y esto ofrece
ventajas para muchas aplicaciones
Application Specific Integrated Circuit

ASICs
Circuito integrado de aplicacion especifica

Un ASIC es un circuito integrado personalizado par un uso particular y
no para uso de proposito general. Por ejemplo un chip diseado
solamente para correr un telefono celular es un ASIC. Intermedio entre
ASICs y los circuitos integrados estandar, como el las series 7400 o la
4000 estan los productos estandar de aplicacion especifica (ASSPs).
Con los avances tecnologicos la complejidad y funcionalidad de un
ASIC ha crecido desde 5,000 compuertas hasta mas de 1 millon. Los
ASICs actuales con frecuencia incluyen procesadores de 32 bits,
blockes de memoria incluyendo ROM, RAM, EEPROM, Flash asi como
otros tipos de blockes grandes, debido a esto un ASIC tambien se
comoce como un SoC (System on a chip). Los diseadores de ASICs
digitales usan HDL tales como VERILOG o VHDL para describir la
funcionalidad de ASICs.
ASICs
Gate Arrays
Diseo de arreglo de compuertas (Gate Array)

El diseo de gate array es un metodo de manufactura en el cual las
capas difusas (transistores y otros componentes activos) son
predefinidos y charolas (wafers)conteniendo tales dispositivos se
conservan en inventario antes de la metalizacion, en otras palabras,
desconectados. El proceso de diseo fisico define entonces la
interconecciones del dispositivo final. Para la mayoria de fabricantes de
ASICs, esto consiste de 2 hasta 5 capas de metal, cada capa de metal
corriendo paralelamente debajo de la otra. Los costos de ingenieria no
recurrente son mas bajos que las mascaras foto-litograficas que se
requieren solamente para las capas de metal, y los ciclos de produccion
son mas cortos, ya que la metalizacion es un proceso comparativamente
rapido.
ASICs Standard Cells

Diseo de celdas estandar (Standar Cells)
A mediados de los 1980s un diseador podia elegir un fabricante

de ASIC e implementar sus diseos utilizando las herramientas de
diseo del fabricante. Mientras se disponia de herramientas de un
tercero, no existia un enlace efectivo entre las herramientas de
diseo del tercero para la distribucion y las caracteristicas de
desempeo del proceso de semiconductores de los diferentes
fabricantes de ASICs. La mayoria de los diseadores terminaban
usando las herramientas especificas de la fabrica para terminar la
implementacion de sus diseos. Una solucion a este problema
que tambien trajo una densidad mucho mayor fue la
implementacionde las celdas estandar. Cada fabricante de ASICs
podia crear bloques funcionales con caracteristicas electricas
conocidas, tales como el retardo de propagacion, capacitancia e
inductancia, que podian ser representadas en herramientas de un
tercero.
Diseo de celdas estandar (Standar Cells)

El diseo de celda estandar es el uso de esos bloques funcionales
para lograr una densidad de compuertas muy alta y un desempeo
electrico bueno. Los diseos de celda estandar queda entre los
diseos Gate array y Full Custom en terminos de costo de Ingenieria
no recurrente y costo recurrente de componente.
Full Custom
La personalizacion total (full custom)

Los diseos de ASICs de personalizacion total (full custom) definen
todas las capas foto litograficas del dispositivo. El diseo de
personalizacion total es utilizado tanto en diseos de productos
estandar y diseos de ASICs. Los beneficios del diseo
personalizado total usualmente incluyen reduccion de area, mejoras
en el desempeo, y tambien la habilidad para integrar componentes
analogos y otros componentes prediseados tal como los nucleos
microprocesadores que forman u sistema en un chip. Las
desventajas del diseo de personalizacion total pueden incluir
tiempos de diseo de de manufactura mas largos asi como costos
de ingenieria mayores, mayor complejidad en el sistema de diseo
asistido por computadora (CAD) asi como tambien demanda
mayores habilidades por parte el equipo de diseo
Microprocesador
Un microprocesador consiste de multiples unidades funcionales internas.

Un diseo basico tiene una unidad aritmetica logica (ALU), una unidad de
control, una interfase de memoria, un controlador interruptor de excepcion
y una memoria cache. Los microprocesadores mas sofisticados pueden
contar tambien con con unidades extra que le dan mayor capacidad de
procesamiento.
Microprocesador
La unidad aritmetica logica
(ALU) realiza todas las operaciones

computacionales; aritmeticas, logicas y comparaciones
La unidad de control (control unit) dirige la operacion de otras

unidades; lleva y trae instrucciones dese el chip cache, las
decodifica, y entonces las ejecuta.
El cache interno es una area de almacenamiento de memoria
on
chip que mantiene los valores de datos usados recientes o

secuencias de intrucciones que parece se usaran de nuevo pronto,
como esta informacion ya esta en el chip, puede accesarse
rapidamente y por consecuencia acelerar el periodo de computacion.
Microprocesador
La interfase de memoria habilita al procesador para mantener una
comunicacion de dos vias con la memoria fuera del chip, la cual

almacena programas y datos. Esta interfase tipicamente apoya lectura y
escrituras de memoria en blockes de palabras (el numero de bits que el
procesador opera a un mismo tiempo). El tamao del blocke faiclita la
transferencia de rafagas de datos para y el chip de cache interno.
El controlador de interruptor de excepcion habilita al microprocesador

para responder a requerimientos del ambiente externo o a
condiciones de error permitiendo interrupciones el operacion que se
lleva a cabo. Una interrupcion pudiera ser un requerimiento de
servicio externo, mientras que una excepcion tipicamente consiste de
un erroe math de punto flotante o una intruccion no reconocida. El
controlador puede prioritizar y manejar seleccionadamente esas
interrupciones.
RAM (Random Access Memory)

La memoria de acceso aleatorio (Random Acces Memory) es una
forma de almacenamiento de datos de computadora que tomo forma de
circuito integrado el cual permite que la informacion almacenada sea
accesada en cualquier orden. La palabra Random (aleatorio) se
refiere a que cuanquier pieza de informacion puede ser regresada en
un tiempo constante sin importar su localizacion fisica y esto o no
relacionada con otra parte de informacion
La palabra Ram se asocia con frecuencia a tipos de memoria volatiles
tales como los modulos de memoria dinamica de acceso aleatorio
(DRAM). Cuando la informacion se pierde cuando la potencia se
apaga.
Las RAMs escribibles actuales por lo general alacenan un bit de
informacion en cualquiera de los estados de un flip flop como en una
memoria estatica de acceso aleatorio (SRAM) o tiene una carga en un
capacitor o en la base de un transistor como en una DRAM, EPROM,
RAM (Random Access Memory)
EEPROM, y Flash. Algunos tipos tienen circuiteria para detectar y corregir

fallas aleatorias llamadas errores de memoria en la informacion
almacenada, usando bits de paridad o codigos de correccion de error.

DE2010AL1P2

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

DE2010AL1P2

Cargado por

Copyright:

Formatos disponibles

Introduccion al diseo electronico

Por: Pablo Rivas S.

Introduccion al diseo electronico

Asistencia = 20% calificacion total

Proyectos de diseo terminados = 20%

Introduccion al diseo electronico

Introduccion al diseo analogo

Introduccion al diseo analogo

Diseo de una fuente de

Metodo general del diseo

Determinar objetivos/meta del sistema

Combinacin de circuitos individuales.

Tres consideraciones criticas de diseo

Metodos para diseo (metodo tradicional)

Metodos para diseo (metodo tradicional)

Metodos para diseo

(apoyado en software o predictivo)

Actividades realizadas por software

Diseo, simulacion y construccion de una fuente lineal, con

Fuente de alimentacion con regulador de voltaje discreto

Basados en los requerimientos, encontrar los

Transistor a usar = 2N3055

Encontrar los valores

Formulas Requeridas para el diseo

la potencia obtenida se multiplica 1.25

C= IL/V*k* 1000. k=6 para VCA de 60 Hz. Y k=7 para VCA de

Ib = Ic/ (ver hojas de datos del 2N3055)

ILmax+ ILed 1.835A

Objetivo: Encontrar el nivel de intensidad de corriente maxima que el

Sobre este valor se busca la

La especificacion de voltaje puede ser 117/220VCA

Sobre este valor se busca la especificacion

TR1; transformador de bajada cuya

Especificciones requeridas; voltaje de secundario, intensidad de

La tension inversa pico repetitiva (VRRM); la cual representa el

La intensidad de corriente que fluye por el puente en

Calculo de la tension inversa pico repetitiva (VRRM)

VRRM es para este diseo es: > 24.8Vp.

k=6 para VCA de 60 Hz.

En este diseo el calculo es como sigue:

La capacitancia; =/ > 7,340F

De acuerdo a la ley de ohm:

Corriente que pasa por R1

De acuerdo a la ley de ohm:

= 161.30 , .0254W, 10%

Ib = Ic/, 1.835A / 50 = 0.0367A

Potencia de R5 = Voltaje en R5 X la corriente de R5 X factor de seguridad

Potencia de RL = Voltaje en RL X la corriente de RL X factor de seguridad

Voltaje de salida = 16V

Diseo de una fuente de alimentacion simetrica

Diseo de una fuente de alimentacion simetrica

Especificar, voltajes, corrientes, potencias

Fuente de alimentacion con voltaje de salida ajustable

Aplicacion tipica del LM317

Iadj es un valor tipico de 50 A

Calculando el voltaje de salida del LM317

Vo = Vref (1 + R2/R1 ) + (Iadj X R2)

C1 no se requiere, pero se recomienda cuando el regulador no

Cadj se usa para mejorar el rechazo de rizo; previene la amplificacion

Si la entrada se cortocircuita a tierra durante una condicion de falla, los

VLed = 2.5V, 25mA

F1 debera ser capaz de abrirse cuando la corriente maxima de 1.5 A

S1 es un interruptor de un polo un tiro para 117/220VCA, 2A.

C= IL/Vk 1000. k=6 para VCA de 60 Hz. Y k=7 para VCA de