INFORME PREVIO N3

TEMA: REGISTROS Y TRANSAFERENCIA DE DATOS

1. Qu es un registro?.Explicar la caracterstica de funcionamiento de los
registros:
a)
De almacenamiento
b)
De desplazamiento
c)
Universal

Un registro electrnico es un dispositivo lgico secuencial capaz de almacenar varios

bits de informacin. El formato de esta informacin puede ser de dos tipos:
Serie: los bits se transfieren uno a continuacin del otro por una misma lnea.
Paralelo: se intercambian todos los bits al mismo tiempo, utilizando un nmero de
lneas de transferencia igual al nmero de bits.
Registro de alamacenamiento
Un registro de almacenamiento se usa solamente para el almacenamiento temporal de la
informacin binaria. Esta informaci6n no puede ser alterada cuando se transfiere hacia
adentro y afuera del registro. Una unidad de memoria es una coleccin de registros de
almacenamiento conjuntamente con los circuitos asociados necesarios par a transferir
informacin hacia adentro y afuera de los registros. Los registros de almacenamiento en
una unidad de memoria se llaman registros de memoria.
Registro de desplazamiento
Es un circuito digital secuencial (es decir, que los valores de sus salidas dependen de sus
entradas y de los valores anteriores) consistente en una serie de biestables, generalmente
de tipo D, conectados en cascada (Fig. 1), que basculan de forma sncrona con la misma
seal de reloj. Segn la conexin de las distintas bscula, se tiene un desplazamiento a
la izquierda o a la derecha (Fig. 2) de la informacin almacenada, bits, en las bsculas.
Es de sealar que un desplazamiento a la izquierda de un conjunto de bits, multiplica
por 2, mientras que uno a la derecha, divide entre 2. Existen registros de desplazamiento
bidireccionales, que pueden funcionar en ambos sentidos. Los registros universales,
adems de bidireccionales permiten la carga en paralelo.

Tipos de registros de desplazamiento

Dependiendo del tipo de entradas y salidas, los registros de desplazamiento se clasifican
como:
Serie-Serie:
slo la entrada del primer flip-flop y la salida del ltimo son accesibles externamente.
Se emplean como lneas de retardo digitales y en tareas de sincronizacin.
Paralelo-Serie:
son accesibles las entradas de todos los flip-flops, pero slo la salida del ltimo.
Normalmente tambin existe una entrada serie, que slo altera el contenido del primer
flip-flop, pudiendo funcionar como los del grupo anterior.
Serie-Paralelo:
son accesibles las salidas de todos los flip-flops, pero slo la entrada del primero. Este
tipo y el anterior se emplean para convertir datos serie en paralelo y viceversa, por
ejemplo para conexiones serie como el RS232.
Paralelo-Paralelo:
tanto las entradas como las salidas son accesibles. Se usan para clculos aritmticos.
Un registro de desplazamiento muy utilizado, que es universal (se llama as porque
puede utilizarse en cualquiera de las cuatro configuraciones anteriormente descritas) y
bidireccional (porque puede desplazar los bits en un sentido u otro) es el 74HC194, de
cuatro bits de datos.
Otros registros de desplazamiento conocidos, fabricados tambin con la tecnologa
CMOS, son el 74HC165 (entrada paralelo, salida serie) y 74HC164 (entrada serie,
salida paralelo).
Aplicaciones
Adems de la conversin serie-paralelo y paralelo-serie, los registros de desplazamiento
tienen otras aplicaciones tpicas:

Generador pseudoaleatorio. Se construye con un registro de desplazamiento,

realimentando a la entrada una combinacin de varias salidas, normalmente un or
exclusivo entre ellas.
Multiplicador serie. Se realiza la multiplicacin mediante sumas y desplazamientos. Un
ejemplo es el 74LS384.
Registro de aproximaciones sucesivas. Se usa en conversores A/D. Se van calculando
los bits sucesivamente, empezando por el ms significativo. Mediante un conversor
DAC se compara la entrada analgica con los resultados parciales, generando el
siguiente bit.
Retardo. Se pueden utilizar para retardar un bit un nmero entero de ciclos de reloj
(consiste simplemente en un conjunto de biestables en cascada, tantos como ciclos de
reloj deseemos retardar los bits).
Registro universal
Existe un circuito en el mercado que se denomina Registro Universal XX194, ya que
permite todos los tipos de registros de desplazamiento que hemos estudiado. Para
seleccionar el modo de funcionamiento, dispone de dos lneas de control que van
conectadas a un multiplexor, estas lneas de control seleccionan la forma de conectar los
biestables y as funcionar de una forma u otra.
2. Indicar brevemente el funcionamiento de los CI: 74LS74, 74LS76, 74LS164,
74LS165,74LS166,74LS173, 74LS174, 74LS175, 74LS194, 74LS374
74LS74
Este dispositivo contiene dos independientes positiva disparado por el borde Flip-flops
con productos complementarios. La informacin en la entrada D es aceptada por el flipflops en el borde, siendo positivo el pulso de reloj. La activacin se produce en un nivel
de tensin y no est directamente relacionada con el tiempo de transicin del flanco de
subida del reloj. Los datos sobre la entrada D se puede cambiar; mientras que el reloj
este en bajo o en ALTO ;sin afectar a los resultados, siempre que los datos de
configuracin y tiempos de espera no sean violados.

74LS76
Estos dos flip-flops estn diseados de manera que cuando el reloj pasa a ALTO, las
entradas estn habilitados y los datos sern aceptadas. El nivel lgico de las entradas J
y K llevar a cabo de acuerdo con la Tabla de verdad el tiempo que fija mnima veces
se observan. Los datos de entrada se transfiere a las salidas de la alto-a-BAJA
transiciones del reloj.
74LS164
El SN74LS164 es una alta velocidad 8-Bit Serial-en paralelo-Out Shift Registro. De
datos en serie se introduce a travs de una 2-Input Y puerta en sincrona con el BAJO a
ALTO transicin del reloj. El dispositivo cuenta con un Master Reset asncrono que
borra el registro de establecimiento de todas las salidas BAJA independiente del reloj.
Utiliza el diodo Schottky apret el proceso para alcanzar altas velocidades y es
plenamente compatible con todos los productos Panasonic TTL.
tpico desplazamiento de frecuencia de 35 MHz
Asynchronous Master Reset
Gated serie de datos de entrada
Totalmente la transferencia de datos sincrnicos
Entrada Clamp ETA limitar el cese de efectos de alta velocidad
ESD> 3500 voltios

74LS165
Este dispositivo es un registro de 8-bits de serie cambio que los cambios de datos en la
direccin de control de calidad cuando se registr hacia la QH. Paralelo en el acceso
est disponible en ocho de datos individuales directos los insumos, que estn permitidas
por un bajo nivel en el desplazamiento / carga de entrada. Estos registros tambin
cuentan con acceso controlado entradas de reloj y productos complementarios del
octavo bit. Forzado de la velocidad se logra a travs de una puerta de entrada 2-NOR,
que permite una entrada para ser utilizado como un reloj-inhiben la funcin.
Celebracin de cualquiera de las entradas de reloj de alta inhibe reloj, y la celebracin
de cualquiera de las entradas de reloj baja, con la entrada de carga ALTA permite la
entrada de reloj otros. El reloj-inhiben la entrada de debera cambiarse por el alto nivel
slo mientras el reloj entrada es ALTA. Carga paralelo es inhibida mientras que el de
entrada de carga es ALTA. Los datos en las entradas en paralelo se cargan directamente
en el registro en un alto-a-BAJA transicin de la / entrada de cambio de carga,
independientemente de los niveles lgicos en el reloj, reloj de inhibir, o de los insumos
de serie.

74LS166
El LS166 es un paralelo o en serie-en-en, en serie a cabo el registro de cambio y tiene
un la complejidad de los 77 puertas equivalente con entradas de reloj cerradas y un
predominio de la entrada claro. El cambio / entrada de carga se establece el paralelo o
en serie en el modo. Al alta, esta entrada permite la entrada de datos en serie y las
parejas de los ocho flip-flops de cambio de serie con cada pulso del reloj. CARGANDO
sncrona se produce en el siguiente pulso de reloj cuando esta es baja y las entradas de
datos paralelas habilitado. De serie de flujo de datos es inhibida durante la carga en
paralelo. Forzado de la velocidad se hace en el bajo a borde de alto nivel del pulso de
reloj a travs de una ni dos aportaciones positivas puerta, que permite una entrada para
ser utilizado como un reloj de activar o inhibir el reloj funcin. Forzado de la velocidad
se inhibe cuando cualquiera de las entradas de reloj estn en alto, explotacin ya sea de
bajos insumos, permite la entrada de reloj otros. Esto permitir que el el reloj del
sistema para correr libre y el registro se detuvo en el comando con la entrada de reloj
otros. Un cambio de baja a alta en el reloj de inhibir la entrada de slo debe hacerse
cuando la entrada de reloj es alta. Un buffer de entrada directa clara reemplaza todos los
otros insumos, incluyendo el reloj, y establece que todos los flip-flops a cero.
74LS173
El SN54/74LS173A es una de alta velocidad 4-Bit con 3-State productos para su uso en
sistemas de autobuses organizado. El reloj es completamente disparado por el borde que
permite tanto la carga de las entradas D o una suspensin (mantener registro de
contenidos) , dependiendo del estado de las lneas de entrada de habilitacin (IE1, IE2).
ALTO a ambos Lnea de salida Habilitar (OE1, OE2) trae la salida a un estado de alta
impedancia sin afectar el contenido del registro actual. Elevado a la Perd mi Maestro
(MR) restablece el Registro de entrada, independientemente del estado del reloj (CP), la
Output Enable (OE1, OE2) o la entrada de habilitacin (IE1, IE2) lneas.
Totalmente disparado por el borde
3-Estado de Resultados
Fraccionamiento de entrada y salida Activa
Entrada Clamp ETA lmite de terminacin de alta velocidad de Efectos
74LS174
El / LSTTL SN74LS174 MSI es una alta velocidad de la tuerca hexagonal D Flip-Flop.
El dispositivo se utiliza principalmente como un borde de 6-bit disparado registro de
almacenamiento. El informacin sobre las entradas D se transfiere a los almacenes
durante el BAJA a ALTA transicin del reloj. El dispositivo tiene un Master Reset a al
mismo tiempo borrar todos los flip-flops. El LS174 est fabricado con la Diodo
Schottky de barrera proceso para la alta velocidad y es completamente compatible con
todas las familias de Panasonic TTL.

 flanco D-Tipo de entradas

Protegido-Edge-Triggered Positivo Reloj
Asynchronous comn Restablecer
Entrada Clamp ETA limitar el cese de efectos de alta velocidad
74LS175
El / LSTTL SN74LS175 MSI es una alta velocidad de Quad D Flip-Flop. El dispositivo
es til para los requisitos generales de flip-flop donde el reloj y contribuyan de forma
clara son comunes. La informacin sobre las entradas D almacenada durante el BAJO a
ALTO transicin del reloj. Ambos verdadera y salidas complementadas de cada flip-flop
se proporcionan. UN REINICIO MAESTRO entrada restablece todos los flip-flops,
independiente del reloj o D de los insumos, cuando BAJA. El LS175 est fabricado con
el proceso de diodo de barrera Schottky de de alta velocidad y es totalmente compatible
con todos los semiconductores en Las familias TTL.
flanco D-Tipo de entradas
Protegido-Edge-Triggered Positivo Reloj
Reloj a los retrasos de salida de 30 ns
Asynchronous comn Restablecer
Verdadero y complemento de salida
Entrada Clamp ETA limitar el cese de efectos de alta velocidad
74LS194
El SN74LS194A es una alta velocidad 4-Bit bidireccional Universal Registro de
desplazamiento. Como la construccin secuencial de alta velocidad multifuncional
bloque, es til en una amplia variedad de aplicaciones. Puede ser utilizado en en serie en
serie, desplazamiento a la izquierda, desplazamiento a la derecha, serie-paralelo,
paralelo, serie, y en paralelo registro de las transferencias de datos en paralelo. El
LS194A es similar en operacin a la LS195A Registro de cambio universal, con
funciones adicionales de desplazamiento a la izquierda, sin conexiones externas y
mantener (no hacer nada) los modos de de operacin. Utiliza el diodo Schottky pinza
proceso para lograr altas velocidades y es totalmente compatible con todos los TTL ON
Semiconductor familias.
tpico desplazamiento de frecuencia de 36 MHz
Asynchronous Master Reset
Retencin (no hacer nada) Modo de
Totalmente sncrona en serie o en paralelo la transferencia de datos
Entrada Clamp ETA limitar el cese de efectos de alta velocidad
74LS374
El SN74LS373 consta de ocho cerrojos con 3 salidas de estado para aplicaciones de bus
de sistema organizado. Los flip-flops aparece transparente a los datos (los cambios de
datos de forma asncrona) cuando Latch Enable (LE) es ALTO. Cuando Le es bajo, la
informacin que cumpla con los tiempos de preparacin, es cerrada. Los datos aparecen
en el autobs cuando la salida Activa (OE) es BAJA. Cuando la OE es alta la
produccin de autobuses se encuentra en estado de alta impedancia. El SN74LS374 es
una de alta velocidad, bajo consumo de energa octal tipo D-Flip-Flop D separados con
entradas de tipo para cada flip-flops y 3-State para aplicaciones de autobuses orientada.

Un buffer de reloj (CP) y de salida Habilitar (OE) es comn a todos los flip-flops. El
SN74LS374 es Fabricado con la avanzada tecnologa de baja potencia de Schottky y es
compatible con todas las familias de Panasonic TTL.
Ocho Cierres en un paquete nico
3-Estado de las salidas de autobuses de Interconexin
Histresis en Latch Enable
flanco D-Tipo de entradas
Protegido Edge-Triggered Positivo Reloj
Histresis en el reloj de entrada para mejorar el margen de ruido
Entrada Clamp ETA limitar el cese de efectos de alta velocidad
3. Dibujar la forma de onda de la salida Q, para cada uno de los flip-flop tipo
D mostrados en la figura, a partir de las formas de onda de entrada
mostradas:

Para el primer flip-flop se trabajo con el estado inicial de Q en cero. se trabajo con los
flancos de subida

Para el segundo flip-flop se trabajo el q en estado inicial de Q en cero.se trabajo con los
flanco de bajada

4. A partir de las formas de onda mostradas en la figura, analizar y dibujar la

forma de onda de salida de un flip-flop D con puesta a 1(set) y puesta a
0(reset).

Entonces nuestra salida estar en funcin de set ,dado que esta activado en uno y reset
esta en cero

5. Explique la diferencia entre la puesta a cero mediante un reset y la carga de

una entrada de todo ceros en un registro.
La diferencia es que si es que el reset esta activado no producir una seal siempre en
cero, es decir estar reseteado(borramos todos los datos).Por otra parte si es que se pone
toda la carga en cero ,es como si estuviramos poniendo as nuestra carga.
6. Explicar el funcionamiento del CI 74LS164. Indique una aplicacin de este
registro de entrada serial y salida paralelo.

Observar que las 4 entradas del registro 74194 (A, B, C, D) son las entradas de carga en
paralelo las 2 entradas siguientes introducen los datos en el registro en forma serie (o
sea,cada vez un bit), estas son: entrada serie de desplazamiento a la derecha (DCR).
Esta introduce los bits por la posicin A (QA) (es decir, el visualizador A ) de esta forma
el registro se ha desplazado hacia la derecha. La entrada serie de desplazamiento a la
izquierda (DCL) introduce los bits por la posicin D (QD) (es decir visualizador D) y
as el registro se desplaza hacia la izquierda Las entradas del reloj (CLK) dispara los 4
flip-flops durante las transicin L a H (bajo a alto) del pulso de reloj. Cuando la entrada
de borrado (CLR) la activamos con un nivel BAJO automticamente ponemos todos los
flip-flops a cero.
Los controles de modo a travs de una red de puertas le indican al registro que desplace
a la izquierda, a la derecha, que cargue en paralelo, o no haga nada (mantenimiento).
Como todos los CIs TTL el 74194 tiene sus conexiones de alimentacin +5V y GND,
pero habitualmente esta no se indican en el smbolo lgico. Los modos de operacin del
registro de desplazamiento son: reset, mantenimiento, desplazamiento a la izquierda,
desplazamiento a la derecha, y carga en paralelo. En los registros de desplazamiento la
forma de identificar las entradas y las salidas varan de un fabricante a otro.
7. Cules son los modos de operacin de un registro de desplazamiento.
Universal bidireccional 74LS194?explicar las caractersticas del
funcionamiento de este registro

Este circuito permite todas las posibilidades de aplicacin explicadas. Para ello
disponemos de dos entradas (S0 y S1) que seleccionan el modo de funcionamiento, con
cuatro salidas, Q1, Q2, Q3, Q4 y las siguientes seales:

CLK: Entrada de seal de reloj activa en el flanco de subida

CLR: Entrada a puesta a cero activa a nivel bajo.
SR : Entrada de datos, desplazamiento a hacia la derecha, para carga serie.
SL: Entrada de datos, desplazamiento hacia la izquierda, para carga serie.
A, B, C, D: Entrada de datos para carga en paralelo.
S0: En carga paralelo, hace el desplazamiento hacia la derecha.
S1: En carga paralelo, hace el desplazamiento hacia la izquierda.
Registro universal MM74HC194
Este registro bidireccional est diseado para incorporar virtualmente todas las
caractersticas que se pueden realizar en un registro de desplazamiento. Contiene
entradas y salidas tanto en serie como en paralelo, entradas en serie tanto desde la
derecha como de la izquierda a travs de entradas de control, y entrada de reset. La
carga en paralelo se realiza aplicando a las cuatro entrada de datos el control de las
entradas s0 y s1, cuyas transiciones de estado se realizan a travs del flanco activo de la
seal de reloj, en este caso, a nivel alto.
El desplazamiento hacia la derecha se realiza cuando s0 est a nivel alto y s1 a nivel
bajo. Los datos en serie para este modo se ejecutan el desplazamiento derecho de
entrada de datos. Cuando s0 est a nivel bajo y s1 est a nivel alto, el desplazamiento
de los datos se realiza desde la izquierda.
8. Suponga que la palabra almacenada por el momento en el registro de
desplazamiento 74LS194 es 0110Cul ser la palabra almacenada luego de
un pulso de reloj, para los siguientes estados SIR = 1 ;SIL = 0;S1S0=10?
0

La salida va a ser 0011.donde la entrada va a comenzar desde la izquierda(debido a que

S1=1 y S0=0)

9. Suponga que el registro de desplazamiento es reseteado inicialmente (es

decir Q3Q2Q1Q0=0000 y D3D2D1D0=0100
,S1S0=01,SIR=0,SIL=1.Grafique un diagrama de tiempos para las salidas
Q3,Q2,Q1,Q0 , para 5 pulsos de reloj (D3D2D1D0=ABCD)
Los pulsos sern:

Donde la salida final sera: ABCD=0010

10. Explique las diferentes formas de transferencia de datos entre dos registros
de desplazamiento(74LS194) :
a) Desplazando a la derecha los datos en ambos registros de
desplazamiento.
En esta parte tendemos que conectar el mismo botn SR (la misma patilla ) de un
registro con el del otro registro .De este modo produciremos que las entradas de datos
sean por la derecha y asi llegar a nuestro cometido que es la de desplazar los datos hacia
la derecha.
b) Desplazando a la izquierda los datos en ambos registros de
desplazamiento.
En esta parte tendemos que conectar el mismo botn SL (la misma patilla ) de un
registro con el del otro registro .De este modo produciremos que las entradas de datos
sean por la izquierda y as llegar a nuestro cometido que es la de desplazar los datos
hacia la izquierda.