Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Estudiantes:
Juan Felipe Perdomo Naveros
1084330381
Grupo: 59
• ¿Cuáles son las estructuras de control de decisión en VHDL?: VHDL (Very High-
Density Logic Description Language) es un lenguaje de descripción de hardware que se
utiliza para diseñar circuitos digitales. VHDL ofrece varias estructuras de control de
decisión para permitir que los diseñadores especifiquen el flujo de ejecución del código
en función de condiciones específicas.
Reto 1: Hacer la descripción en vhdl de un multiplexor 8 a 1 implementando la estructura
with select. 3 BITS.
LINK: https://www.edaplayground.com/x/fFNU
2.2 Diseño codificador
Diseñar un codificador donde se tiene 10 entradas, cada entrada corresponde a un interruptor de
un teclado de la calculadora, es decir, permite expresar los números del cero al nueve, y se tiene
cuatro salidas para expresar en código binario cada una de las posiciones del teclado (ver figura
4).
a. Reto 2: Hacer la descripción en vhdl de un codificador 10 a 4 implementando la
estructura with select.
LINK: https://www.edaplayground.com/x/Uza9
2.3 Diseño decodificador
Diseñar un decodificador/controlador de BCD a 7 segmentos, esta configuración se utiliza para
tomar una entrada BCD de cuatro bits y proporcionar las salidas que pasarán corriente a través de
los segmentos apropiados para que se visualice el dígito decimal.
a. Reto 3: Hacer la descripción en vhdl de un decodificador BCD a 7 Segmentos
implementando la estructura with select.
LINK: https://www.edaplayground.com/x/QmkF
ENTRADAS SALIDAS NUMERO
A3 A2 A1 A0 a b c d e f g
0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 0 0 1 1 9
1 0 1 0 X X X X X X X X
1 0 1 1 X X X X X X X X
1 1 0 0 X X X X X X X X
1 1 0 1 X X X X X X X X
1 1 1 0 X X X X X X X X
1 1 1 1 X X X X X X X X
2.4 Unidad Lógica Aritmética (ALU)
Diseñar una ALU, que realice las operaciones sumas, resta, AND y OR, entre la Entrada A y B
como se indica en el circuito figura 6.
a. Reto 4: Describa en VDHL el circuito que se muestra en la figura, utilizando la sentencia
when-else.
LINK: https://www.edaplayground.com/x/SHgD
2.5 Archivo de alto nivel o descripción estructural
Describa en VDHL el circuito que se muestra en la siguiente figura 7. El diseño debe contener
tres módulos diferentes (tres componentes) y un archivo de alto nivel, tal como se muestra en la
siguiente figura.
• Consultar el siguiente video orientador: Fajardo, C. (2019, abril 15), Archivo de Alto
Nivel en EDAPlayground [Archivo de video]. https://youtu.be/58et3bq9WTA
• Impresión de Pantalla de la descripción en VHDL.
• Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño
LINK: https://www.edaplayground.com/x/vHcW
Conclusiones
Con este trabajo podemos concluir totalmente el uso correcto y el funcionamiento de la
aplicación o aplicativo de EDAPLAYGROUND y como por medio del código que se
crea y desarrolla poder mostrarse y graficar en dicha aplicación, también se pudo conocer
el uso de las funciones y códigos VHDL, también la soluciones y uso de decodificadores
de varias entradas y una única salida.
Referencias Bibliográficas