ESFOT INFORME N°11
Diseño de circuitos contadores asíncronos con control de borrado
QUINTO NEVÁREZ CAMILO SAUL
16 FEBRERO 2017
Resumen.- En la práctica realizada se implementó un
circuito contador asíncrono ascendente módulo 11
mediante el uso de biestables. Los biestables utilizados
para diseñar el contador fueron flip-flops J-K disparados
por flanco negativo. La señal de reloj para el flip-flop
menos significativo se la reguló a una frecuencia de
aproximadamente 1Hz, las salidas del contador se las
visualizo mediante 2 displays de 7 segmentos, uno para
las unidades y otro para las decenas. Para obtener el
contador con este módulo fue necesario agregar un
circuito de truncamiento para que el contador se resetee
al llegar a su máximo valor es decir 10.
Abstract. – In the practice was implemented an
asynchronous counter-module circuit 11 by the use of flip-
flops. The flip-flops used to design the counter were J-K
flip-flops fired by negative flank. The clock signal for the
least significant flip-flop was set at a frequency of
approximately 1Hz, the counter outputs are displayed by 2
7 segment displays, one for units and one for tens. To
obtain the counter with this module it was necessary to
add a truncation circuit so that the counter was reset to in
its maximum value.
I. MARCO TEORICO
Contador asíncrono
Un contador es un dispositivo electrónico que permite
llevar un control de la secuencia de un determinado
evento y la frecuencia con que se repite esta secuencia.
También se pueden considerar a los contadores como
registros de datos, ya que guardan la información que
ingresa en sus entradas de datos.
Existen dos clases de contadores asíncronos los de
módulo y los de módulo m. En el caso de la práctica
se implementó un contador de módulo
Las principales características de un contador asíncrono
se enlistan a continuación
1. Para implementar un contador asíncrono
se requiere n FF, en el caso de la
práctica se implementó un módulo 11 lo cual de
la ecuación resulta que se necesitan
4 flip-flops, no se podrían utilizar 3 flip-flops
porque la cuenta máxima llegaría solo hasta el 7.
TEM425L - LCL
2. La señal de reloj se conecta únicamente a la
entrada CK del FF menos significativo.
3. Las salidas Q de los flip-flop que continúan a
partir del FF menos significativo se conectan a la
entrada CK del siguiente FF.
4. El preset, el clear y las entradas J y K de todos
los FF deben conectarse a Vcc.
5. Se requiere de un circuito adicional de
truncamiento para que el contador se ponga en
Reset al llegar al número 10, ya que el contador
es módulo 11
La figura 1 presenta el circuito de un contador asíncrono
MOD 12 con el respectivo circuito de truncamiento. [1]
Figura 1 Contador asíncrono MOD 12
. Flip-Flops
Los Flip-Flops son dispositivos de mediana escala de
integración conocidos como biestables, se los conoce
con este nombre porque pueden tener dos estados
estables en los cuales pueden permanecer el tiempo que
se requiera.
A los flip-flops también se los conoce como dispositivos
básicos de memoria, y su funcionamiento requiere
necesariamente de un elemento de control, este
elemento de control o reloj permite el cambio de estado
del flip-flop. Al impulso que da el reloj se lo denomina
flanco y este flanco puede ser de subida o de bajada eso
no repercute en el funcionamiento en sí del FF ya que en
cualquiera de los dos flancos lo que se desea es cambiar
el estado del biestable.
Flip-Flops J-K
Los Flip-Flops tipo J-K tienen dos entradas, los datos
que se ingresan en estas entradas se transmiten a las
salidas, pero esta transición se da únicamente cuando
existe un flanco de disparo ya sea de subida o de
bajada.
Las características principales del flip-flop J-K se
describen a continuación.
ESFOT INFORME N°11 TEM425L - LCL
1. La entrada de preset activa a nivel bajo permite II. CIRCUITOS IMPLEMENTADOS
obtener una salida Q a nivel alto.
2. La entrada de clear activa a nivel bajo permite CIRCUITO 1:
obtener una salida Q a nivel bajo. CONTADOR ASÍNCRONO MOD-11
3. Las entradas J y K generan una salida como se DESCENDENTE
muestra a continuación en la figura 2. [2]
En el anexo 1 se presenta la simulación del circuito 1
diseñado; el cual cuenta ascendentemente desde el
número 00 hasta el número 10. Además se indican los
elementos utilizados para la implementación del circuito
y sus características principales.

III. ANALISIS DE RESULTADOS

Figura 2 Tabla de transición FF J-K CIRCUITO 1:

CONTADOR ASÍNCRONO MOD-11
4. La entrada CLK es la que se conecta a la señal ASCENDENTE
de reloj.
En la figura 3 se observa el símbolo lógico de un FF,
El circuito realizado permitió contar ascendentemente
J-K. [3]
números desde el 00 hasta el 10, para realizar este
conteo se empleó varios dispositivos electrónicos, a
continuación se describe como se utilizó cada uno de
estos elementos.

CI LM555
A este elemento se lo conoce como TIMER, y se lo
utilizó para generar pulsos con frecuencia de 1hz, el pin
de salida de este elemento se lo conecto directamente a
la entrada CLK del FF menos significativo.
En la ilustración 1 se observa el símbolo lógico de este
CI. [4].
Figura 3 Símbolo lógico Flip-flop J-K U1
8

4 3
VCC

R Q
Otros elementos utilizados en la práctica
7
DC
Para la conversión de los números de entrada binarios a 5
CV
BCD y para la visualización en los displays se emplearon
algunos de los circuitos de mediana escala de
GND

integración y compuertas lógicas básicas que ya se han 2

TR TH
6
analizado y estudiado en anteriores prácticas por esta
razón no se vuelve a incluir en esta sección el principio
1

555
de funcionamiento de cada uno de estos CI debido a que
sería redundante hacerlo. A continuación se detalla en la Ilustración 1 CI 555
tabla 1 cuales fueron los elementos adicionales que se
utilizaron en esta práctica. CI 74LS112
Este circuito integrado contiene 2 flip-flops J-K, cada
Tabla 1 Elementos adicionales uno contiene todas los pines descritos en la parte de
marco teórico. En la práctica se utilizó 2 de estos CI ya
Nombre Descripción Nombre Descripción
que para obtener un contador asincrónico MOD-11 se
CI 74LS85 Comparador CI 74LS83 Sumador requieren 4 FF.
Decodificador En la ilustración 2 se observa el símbolo lógico de este
(2) CI 74LS47 Display (2) Ánodo común
BCD-7SEG CI. [4].
CI LM555 Timer - -
ESFOT INFORME N°11 TEM425L - LCL
truncamiento envía un 1 a las entradas asincrónicas
U1:A (CLEAR) desactivándolas.

4
3 5

S
J Q Simulación 1 Circuito de truncamiento
1
CLK
2
K Q
6 U2:A
R 1 U1:A
3 1
15
74LS112
2 3
2
Ilustración 2 CI 74LS76 7408
7400

CIRCUITO DE TRUNCAMIENTO
Para obtener un contador asíncrono módulo 11 es CIRCUITO DE CONTROL DE BORRADO
necesario diseñar un circuito de truncamiento para que En algunas aplicaciones se requiere circuitos
al llegar al valor máximo de este módulo es decir el contadores con control de borrado manual, este control
número 10, el circuito vuelva a realizar la cuenta desde de borrado permite que en cualquier momento que se
0. En la tabla 2 que se muestra a continuación se aplique un determinado pulso el circuito contador se
presentan los valores del contador que si se admiten y reinicie o se ponga en Reset.
los valores que se consideran para obtener el
truncamiento. Para el caso de la práctica cuando el circuito funciona
en condiciones normales el circuito de truncamiento
Tabla 2 Tabla de valores del contador asíncrono módulo 11 desactiva las entradas de CLEAR. Para implementar un
circuito de control de borrado lo único que se debe
Números Q3 Q2 Q1 Q0 hacer es conectar todas estas entradas asincrónicas
0 0 0 0 0 (CLEARS) a un pulsador normalmente abierto. Uno de
los terminales del pulsador se debe conectar a todas las
1 0 0 0 1
entradas de CLEAR y el otro terminal del pulsador se
2 0 0 1 0 debe conectar a tierra de esta manera cuando se
3 0 0 1 1 presione este pulsador, todos los CLEAR tendrán un
4 0 1 0 0 nivel bajo lo cual hará que se activen y
5 0 1 0 1 consecuentemente que se resetee el contador.
6 0 1 1 0
7 0 1 1 1 En la simulación 2 se muestra el esquema de control de
8 0 0 0 0 borrado para un flip-flop J-K
9 1 0 0 1 Simulación 2 Esquema de control de borrado
10 1 0 1 0
11 1 0 1 1 U2:A(J)
12 X X X X
13 X X X X
14 X X X x
15 X X x X
U2:A
4

Como se puede observar en la tabla 2 todos los valores

3 5
S

a partir del número 11 no se consideran parte del J Q

diseño. El truncamiento debe ser justamente en el 1

CLK
número 11 subrayado de color azul en la tabla 2. 2 6
K Q
R

Para resetear los flip-flops en el número 11 se requiere

enviar un nivel bajo en la entrada asincrónica CLEAR de
15

74LS112
los flip-flops para lo cual se empleó una compuerta AND
y una NAND conectadas como se observa en la
simulación 1. De esta manera únicamente cuando el
número 11 pase por el circuito de truncamiento el
contador se resetea en todos los casos anteriores es
decir desde el número 0 hasta el 10 el circuito de
ESFOT INFORME N°11
CIRCUITO CONVERSOR DE BINARIO A BCD
Luego de realizadas todas las conexiones de los Flip-
Flops y el reloj, se obtendrá únicamente 4 salidas una
de cada Flip-flop, estas salidas contienen números
binarios de 4 bits, que no pueden ser conectados
directamente en un decodificador BCD a 7 segmentos
por lo cual es necesario convertir estos números
binarios a BCD, ese proceso de conversión es
exactamente el mismo que se ha utilizado en las tres
prácticas anteriores, por lo cual no se analiza en este
informe.
IV. CONCLUSIONES Y RECOMENDACIONES
Conclusiones:
- El diseño de un contador asíncrono módulo m
ascendente es muy parecido al diseño de un
contador asíncrono módulo ascendente, lo
único que varía el uno con respecto del otro es el
circuito de truncamiento adicional que requieren
los contadores módulo m.
TEM425L - LCL
- En circuitos que requieren de un mayor número
de CI para su diseño se debe verificar que la
activación de los CI sea la adecuada. Es decir
hay que cerciorarse que tanto la entrada Gnd o
tierra y la entrada Vcc o fuente estén
correctamente conectadas.
.
V. BIBLIOGRAFIA
[1] Imagen obtenida de la diapositiva 14 de la presentación
16_LÓGICOS, Circuitos Lógicos, Ing. Alan Cuenca.
[2] Imagen obtenida de la diapositiva 06 de la presentación
14_LÓGICOS, Circuitos Lógicos del Ing. Alan Cuenca.
[3] Imagen obtenida de la diapositiva 08 de la presentación
14_LÓGICOS, Circuitos Lógicos del Ing. Alan Cuenca.
[4] Imagenes obtenidas del programa de Simluación Proteus 8
Professional.
*El marco teórico es de autoria propia razón por la cual no se incluye
bibliografia, la información para la elaboración del mismo fue obtenida
de apuntes en clase y diapositivas enviadas por el Ing. Alan Cuenca
en la clase de Circuitos Lógicos.

- Se pueden obtener contadores asíncronos

módulo m mediante flip-flops J-K, por lo cual es
importante tener claro el principio de
funcionamiento de estos biestables. Una de las
aplicaciones más útiles que se podría diseñar
con estos flip-flops es el contador de décadas o
módulo 10.

- El circuito de control de borrado es de gran

ayuda ya que en cualquier momento se puede
inicializar el conteo, también es muy importante
el circuito de truncamiento ya que un diseño
erróneo de este circuito podría generar
resultados totalmente diferentes a los
esperados.

Recomendaciones:

- En el mercado existen varios CI que cumplen con

la misma función pero que tienen distinto código
e incluso podrían tener diferentes
comportamientos, tal es el caso del C.I 74LS76 y
el C.I 74LS112. Ambos tienen internamente dos
FF J-K, sin embargo en el caso del C.I 74LS76
este presenta una anomalía en la activación del
CLEAR. Cuando se implementa un circuito y este
no funciona correctamente es recomendable
probar con otros circuitos integrados que tengan
las mismas características que las requeridas
para el diseño del circuito.
ESFOT INFORME N°11 TEM425L - LCL
VI. ANEXOS

Anexo 1

CIRCUITO 1:
CONTADOR ASÍNCRONO MOD-11 ASCENDENTE

Circuito 1: el presente circuito es la representación del circuito 1 implementado en la práctica donde se tienen 4 flip-
flops, el CLK del FF menos significativo está directamente conectado a la salida del reloj, en la práctica se incluyeron
resistencias de 330 ohmios para proteger los segmentos de los displays, aquí no se incluyó esas resistencias por
falta de espacio entre los componentes, las entradas Q se encuentran conectadas a los CLK de los FF, por tal razón
el contador es ascendente, como se aprecia en la imagen el contador se inicializa en 00 ya que es un contador
asíncrono descendente módulo 11. Además se observa el circuito de truncamiento y el circuito de control de borrado
descritos en la parte de análisis de resultados del presente informe
.
Circuito 1 Contador Asíncrono Mod-11 Ascendente

U1(R)

U2:A U2:B U3:A U3:B

10

10
R1
4

4
1k
U1 3 5 11 9 3 5 11 9
S

S
8

J Q J Q J Q J Q
4 3 1 13 1 13
VCC

R Q CLK CLK CLK CLK

7 2 6 12 7 2 6 12 7
DC K Q K Q K Q K Q
R

R
5
CV RV1
15

14

15

14
74LS112 74LS112 74LS112 74LS112
54%
GND

2 6
TR TH
C2
0.1uF 10k
1

555
U5:A
U8:A 1
1 3
C1 3 2
100uF 2
7400
7408

U4 U7
10 9 7 13
A1 S1 A QA
8 6 1 12
A2 S2 B QB
3 2 2 11
A3 S3 C QC
1 15 6 10
A4 S4 D QD
4 9
U8:B BI/RBO QE
11 5 15
B1 RBI QF
4 7 3 14
B2 LT QG
6 4
B3
5 16 7448
B4
7408 13 14
C0 C4
(COM)
7483

U6
7 13
A QA
1 12
B QB
2 11
C QC
6 10
D QD
4 9
BI/RBO QE
5 15
RBI QF
3 14
LT QG
7447

Fuente DC 5V CI (1) 74LS00

Display (1) cátodo común CI (1) 74LS08
Display (1) ánodo común CI (1) 74LS83
CI (1) 74LS48 Capacitor (1) 0.1 uf – 100uf
CI (1) 74LS47 Potenciómetro (1) 10k
CI (2) 74LS112 Pulsador Normalmente abierto
CI (1) LM555 Resistencia (1) 1K
ESFOT INFORME N°11 TEM425L - LCL

Anexo 2
Hoja de datos