Tarea 3 Circuitos Combinacionales

Universidad Nacional Abierta y a Distancia UNAD

Escuela de Ciencias Básicas, Tecnología e Ingeniería

Ingeniería Electrónica

Bogotá, 19 de marzo de 2021

 Introducción

El presente trabajo corresponde al desarrollo de la actividad relacionada con la Tarea 3

Circuitos Combinacionales, referente al curso de Electrónica Digital que imparte la
Universidad Nacional a Distancia - UNAD, dentro del pensum académico de la formación
profesional de Ingeniería Electrónica.

El contenido del trabajo comprende los siguientes temas:

1. Describa en VDHL un multiplexor de 8 a 1 utilizando la sentencia with-select

2. Describa en VDHL un decodificador 2 a 4 utilizando la sentencia with-select.
3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la
sentencia with-select.
4. Describa en VDHL un circuito sumador-restador
5. Describa en VDHL el circuito con diseño que debe contener tres módulos diferentes
y un archivo de alto nivel
6. Conclusiones
7. Referencias bibliográficas.
 Objetivos

a. Analizar circuitos digitales combinacionales mediante la descripción de hardware y

herramientas computacionales para su modelamiento.

b. Identificar las diferentes compuertas lógicas y sus respectivas tablas de verdad.

c. Participar activamente en el foro de discusión socializando el desarrollo de los

ejercicios y retroalimentando los aportes realizados por los demas compañeros del
grupo.
Ejercicio 1.
Resolver los siguientes ejercicios:

1. Describa en VDHL un multiplexores 8 a 1 utilizando la sentencia with-select.

a. ¿Qué es un multiplexor?

Es un circuito combinacional que tiene varios canales de datos de entrada y

solamente un canal de salida. Sólo un canal de la entrada pasará a la salida y este
será el que haya sido escogido mediante unas señales de control.1

Imagen tomada de:http://e-

ducativa.catedu.es/44700165/aula/archivos/repositorio/4750/4923/html/4_multiplexores.html

b. Un Impresión de Pantalla de la descripción en VHDL (Ver la advertencia al final de

la guía, con respecto a las impresiones de pantallas válidos).

Imagen 1. Descripción del Multiplexor en VHDL

c. Un Impresión de Pantalla del resultado (diagrama) de la simulación, en el cual se
debe evidenciar el correcto funcionamiento del diseño. NO se debe incluir el código
VHDL de la simulación.

1
Electrónica Unicron. Multiplexor (MUX) ¿Qué es?. Referencia tomada de :
https://unicrom.com/multiplexor-mux/
 Imagen 2. Simulación del multiplexor en VHDL

2. Describa en VDHL un decodificador 2 a 4 utilizando la sentencia with-select.

El diseño debe contener:

a. ¿Qué es un decodificador?

El decodificador es un dispositivo que acepta una entrada digital codificada en

binario y activa una salida. Este dispositivo tiene varias salidas, y se activará aquella
que establezca el código aplicado a la entrada.2

2
Electrónica Unicron. El decodificador. Referencia tomada de : https://unicrom.com/decodificador/
 Imagen tomada
de
:https://ikastaroak.ulhi.net/edu/es/IEA/ELEC/ELEC02/es_IEA_ELEC02_Contenidos/website_54_decodificador
es.html

b. Una Impresión de Pantalla de la descripción en VHDL.

Imagen 3. Descripción del Decodificador en VHDL

c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el

correcto funcionamiento del diseño.
 Imagen 4. Simulación del decodificador en VHDL

3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la

sentencia with-select.

El diseño debe contener:

a. ¿Qué es un codificador?

Un codificador es un circuito con 2N entradas y N salidas, cuya misión es presentar

en la salida el código binario correspondiente a la entrada activada. Estos
dispositivos realizan la operación inversa a la realizada por los decodificadores. Un
codificador permite compactar la información generando un código de salida a
partir de la información de entrada.3
b. Una Impresión de Pantalla de la descripción en VHDL.

Imagen 5. Descripción del Codificador en VHDL

3
Circuito Lógico. Codificadores. Referencia tomada de:
https://sites.google.com/site/circuitologicosites/codificadores
 c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el
correcto funcionamiento del diseño.

Imagen 6. Simulación del Codificador en VHDL

4. Describa en VDHL el circuito que se muestra en la siguiente figura:

Figura 1.

a. Utilizando la sentencia with-select.

El diseño debe contener:

a. Una Impresión de Pantalla de la descripción en VHDL.

 Imagen 7. Descripción del Sumador - Restador con with-select en VHDL
b. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el
correcto funcionamiento del diseño.

Imagen 8. Simulación del Sumador - Restador con with-select en VHDL

b. Utilizando la sentencia when-else.

El diseño debe contener:

a. Una Impresión de Pantalla de la descripción en VHDL.

Imagen 9. Descripción del Sumador - Restador con when-else en VHDL

c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el
correcto funcionamiento del diseño.
 Imagen 10. Simulación del Sumador - Restador con when-else en VHDL

5. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño debe

contener tres módulos diferentes (tres componentes) y un archivo de alto nivel, tal
como se muestra en la siguiente figura.

Figura 2.

a. Una Impresión de Pantalla de la descripción en VHDL.

 Imagen 11. Descripción del circuito de alto nivel en VHDL

Imagen 12. Descripción del componente sumador en VHDL

Imagen 13. Descripción del componente restador en VHDL

Imagen 14. Descripción del componente multiplexor en VHDL

b. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el
correcto funcionamiento del diseño.

Imagen 15. Simulación del circuito de alto nivel con 3 componentes del componente
multiplexor en VHDL
6. Conclusiones.

Con el desarrollo de los ejercicios de la Guía de actividades y rúbrica de

evaluación, considero haber comprendido los conceptos relacionados con análisis
de circuitos digitales combinacionales mediante la descripción de hardware y
herramientas computacionales para su modelamiento, y adquirido los conocimientos
en las siguientes competencias:

 Descripción y simulación de un circuito multiplexor

 Descripción y simulación de un circuito decodificador
 Descripción y simulación de un circuito codificador
 Descripción y simulación de un circuito sumador-restador
 Descripción y simulación de un circuito de alto nivel con 3 componentes.
7. Bibliografía.

 Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando

Lenguajes de Descripción de Hardware. (Capítulos 1, pp. 19-66). Madrid.
Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

 Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando

Lenguajes de Descripción de Hardware. (Capítulos 5, y 6, pp. 87-115,117-133).
Madrid. Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-
digitales

 Fajardo, C.  (2012, diciembre 21), Introducción a VHDL, circuitos combinacionales

(Parte 2) [Archivo de video], Recuperado de https://youtu.be/dK545R-YT58

 Fajardo, C.  (2019, abril 15), Circuitos combinacionales en

EdaPlayGround [Archivo de video], Recuperado de 
https://youtu.be/JKZxdwOjXWY

 Fajardo, C.  (2019, abril 15), Decodificador en EdaPlayGround [Archivo de video],

Recuperado de  https://youtu.be/QfHij7BHo2Y

 Instanciación en VHDL  https://drive.google.com/open?

id=1JjCgZSw1KY5fq99l8rOe9oNw4uPe83Ii

 Fajardo, C. (2016, Diciembre 17), Diseño de un multiplexor en VHDK. [Archivo de

video], Recuperado http://hdl.handle.net/10596/9851