Instituto Tecnológico de Nuevo León

Proyecto final-Reloj de 24 Horas

Elaborar un Reloj de 24 Horas en VHDL

Nombre: Julio Cesar Torres Vazquez, Abelardo Castillo Hernández, Cristian Martin De
León Morales
Mat: Diseño Digital con VHDL
Fecha 9 de diciembre de 2021
Maestro: M.I. Armando Martínez Reyes

Teoría Proyecto final

• La misión más importante de un lenguaje de descripción HW es que sea capaz de

simular perfectamente el comportamiento lógico de un circuito sin que el
programador necesite imponer restricciones.

• La herramienta Xilinx-ISE (Integrated Software Environment) es una herramienta de

diseño de circuitos profesional que nos va a permitir, entre otras funciones, la
realización de esquemáticos y su posterior simulación, así como finalmente la
síntesis en un FPGA.

• Un decimal codificado en binario (BCD) es un contador digital en serie que cuenta

diez dígitos y se reinicia para cada nueva entrada de reloj. Como puede pasar por 10
combinaciones únicas de salida, también se le llama "contador de décadas". Un
contador BCD puede contar 0000, 0001, 0010, 1000, 1001, 1010, 1011, 1110, 1111,
0000, 0001 y así sucesivamente.

• El display ánodo común es aquel cuyos ánodos están conectados al mismo punto.
Este tipo de display es controlado por ceros, es decir que el microcontrolador o

Ing. Armando Martínez Reyes. Page 1

 MCU, FPGA o microprocesador, le asigna a cada segmento un cero lógico (también
llamada tierra digital).

Objetivo.
• Crear el proyecto en ISE Design Suite

• Simulación de la aplicación

• Ejecución del programa en la tarjeta FPGA

• Aprender el manejo de la descripción por comportamiento de varios bloques

funcionales dentro del lenguaje VHDL, la cual consiste, como su nombre indica, en
describir el comportamiento de algún sistema digital.

Especificaciones:
• Se requiere el diseño y construcción de un reloj digital que cuente con 4 display los
dos primeros para visualizar las horas y los siguientes dos para los minutos. Cada vez
que se llegue a 23horas con 59 minutos, se volverá a empezar la cuenta. La siguiente
figura muestra el diagrama del bloque de este sistema

Diagrama De Bloque:

Dentro del cronómetro digital existen varios bloques funcionales, los cuales serán unidos
mediante señales. Las siguiente figura muestra los bloques funcionales del sistema
“Reloj digital”

Ing. Armando Martínez Reyes. Page 2

Bloques Funcionales:

Diagrama RTL

Ing. Armando Martínez Reyes. Page 3

Display 7 segmentos ánodo común

Equipo y materiales necesarios:

• Equipo de cómputo con Windows versión 8 o 10

• Software ISE Design Suite 14.7

• Tarjeta de desarrollo Amiba 2

Procedimiento:
Pasos para seguir y desarrollo de la práctica, elaborar Reporte, imágenes y link de video de
evidencia lo cual es requerido.

1. Primero agregamos las librerías a utilizar y definimos las entradas y salidas de

nuestro programa

Ing. Armando Martínez Reyes. Page 4

“Clk50mhz” será el pulso de reloj de la tarjeta Amiba2

“display” es la salida a los display definida como un vector de (7:0)

“cur_display” es la salida a los ánodos de los display definida como un vector de (3:0)

2. Después definimos la arquitectura

3. Por último, creamos el case para los display y el proceso de reset.

Ing. Armando Martínez Reyes. Page 5

Ing. Armando Martínez Reyes. Page 6
Ing. Armando Martínez Reyes. Page 7
 4. Para hacer la prueba en la tarjeta Amiba2 creamos un archivo .ucf

Reporte-Simulación

Para este proyecto de reloj de 24 horas no fue necesario crear una simulación, por lo tanto,
procedimos a crear el archivo .ucf y programarlo a la tarjeta Amiba 2.

Link de video de evidencia

https://youtu.be/ZO8ajWq17IM

Ing. Armando Martínez Reyes. Page 8

Conclusiones

Si bien hoy este tipo de visualizadores parecen antiguos u obsoletos, ya que en la actualidad
es muy común el uso de pantallas gráficas basadas en píxeles, el visualizador de 7
segmentos sigue siendo una excelente opción en ciertas situaciones en las que se requiera
mayor poder lumínico y trabajo en áreas hostiles, donde las pantallas de píxeles podrían
verse afectadas por condiciones ambientales adversas.

Este proyecto final nos permitió integrar los temas ya vistos en el curso de Diseño digital
con VHDL, como la Practica de Modulación de ancho de pulso en concreto nos sirvió para
ajustar los tiempos en las horas y minutos y el Contador de 0 a 9 con display para encender
o desactivar los segmentos requeridos.

Ing. Armando Martínez Reyes. Page 9