Universidad Mayor de San Andrés ETN 801 - Microprocesadores

Facultad de Ingeniería Primer Examen Parcial – Arquitectura

Ingeniería Electrónica Ing. Marcelo Ramírez M.

E1 Sem I/19 15/04/19

Nombre ________________________________________ CI: ________________

1. Diseñe un procesador Microsex de arquitectura Von Newmann con las siguientes características:

 ALU 8 bits
 Capacidad de direccionamiento de memoria 256B
 Acumuladores de 8 bits A
 Punteros IX, IY (ambos de datos), PP, PI
 Registro de banderas F, 8 bits

2. Diseñe la secuencia de microinstrucciones para una instrucción de retorno de subrutina (ret)para el

procesador del ejercicio 1.

3. Para un computador que contiene el procesador Microsex diseñado en el ejercicio 1 y dotado de una RAM de
2KB a partir de la dirección 800H, escriba y ensamble un programa que encuentre el mayor de un vector de
100 octetos no signados. El programa debe ser óptimo (lo más corto posible) y, para ello, debe diseñar
nuevas instrucciones a partir del código 10 con base en la tabla de instrucciones a continuación (en el
diseño de las nuevas instrucciones incluya el comportamiento de las banderas).

C.Op.
Op. Arg. N Z V H P C
Hex
00 clr 0 1 0 0 0 

01 hlt      

02 in    0  

03 neg      

04 not      

05 and dirmem    0  0

06 or dirmem    0  0

07 xor dirmem    0  0

08 add dirmem      

09 sub dirmem      

0A inc      

0B dec      

0C lda dirmem    0  

0D sta dirmem    0  

0E brc dirmem      

0F bri dirmem      

4. Diseñe un computador Microsex de arquitectura Harvard de 8 bits con 256KB de memoria de datos y 4MB de
memoria de programa. Emplee la USC simple como un bloque que incluya las banderas. Esquematice el
diagrama de bloques y anote las dimensiones.

5. Diseñe las condiciones booleanas en forma de banderas:

 Bandera NI=1 si x es menor o igual a y, donde x, y son números signados.

 Bandera SI=1 si x es mayor o igual a y, donde x, y son números no signados.

Página 1 de 1
Universidad Mayor de San Andrés ETN 801 - Microprocesadores
Facultad de Ingeniería Primer Examen Parcial – Arquitectura
Ingeniería Electrónica Ing. Marcelo Ramírez M.

E1 Sem I/19 15/04/19

Nombre ________________________________________ CI: _______________

ARQUITECTURA

Algunas preguntas tienen varias respuestas correctas, para que una pregunta esté correctamente respondida las respuestas
debe ser exactas y con todos los incisos que correspondan. Solamente marque las respuestas en el cuadro de la página
siguiente. No se tomará en cuenta las marcas en esta hoja de preguntas.

6. La principal función de la memoria ROM en el esquema

de ALU y registro acumulador es: 11. El sumador-restador de n bits puede ejecutar las
a. Almacenar datos provenientes del registro siguientes funciones básicas:
acumulador. a. Suma, complemento, decremento,
b. Controlar el paso del reloj. resta, Suma, resta y multiplicación.
c. Indicar a la ALU la operación a ejecutar. b. Suma, complemento a dos, decremento,
d. Controlar el estado de la bandera de acarreo. resta.
e. Todo lo anterior. c. and, or, or-ex.
f. Nada de lo anterior. d. Todo lo anterior.
e. Nada de lo anterior.
7. Se puede decir de la ALU que:
a. Es la unidad que descodifica instrucciones. 12. ¿Cuántas entradas de control requiere un
b. Es la unidad donde se realizan operaciones sumador completo de 4 bits?
aritméticas y lógicas. a. 3
c. Es la unidad donde solamente se tiene b. 2
operaciones de suma y resta. c. 5
d. Es la unidad donde se realizan procesos de d. 4
control. e. 1
e. Ninguno de los anteriores. f. ninguna de las anteriores.

8. ¿ Qué entradas de control son más apropiadas para un 13. La unidad donde se realiza operaciones de
semisumador de bits? proceso de datos es:
a. Ce a. ALU.
b. Cs b. Registro de banderas.
c. Inc c. ROM.
d. Todas las anteriores. d. Registro de instrucciones.
e. Ninguno de los anteriores. e. Ninguna de los anteriores.

9. Para diseñar un sumador completo de 16 bits se 14. El registro D en el esquema de registro-

requiere: acumulador:
a. ½ semisumador. a. Almacena datos provenientes de la
b. 2 semisumadores. ROM.
c. 15 semisumadores. b. Almacena solamente datos provenientes
d. 32 semisumadores. de la ALU.
e. Ninguno de los anteriores. c. Registra señales de control.
d. Todo lo anterior.
10. Mediante un bus bidireccional es posible: e. Ninguno de los anteriores.
a. Manejar instrucciones multiocteto.
b. Ejecutar dos instrucciones al mismo tiempo. 15. El esquema ALU + acumulador + memoria es:
c. Comunicar dos o más dispositivos a la vez. a. ALU codificada con memoria de datos.
d. Optimizar espacio en el diseño de un b. Un computador completo.
computador. c. Un esquema de sumador restador y un
e. Todo lo anterior. registro D.
f. Ninguno de los anteriores d. Todo lo anterior.
e. Nada de lo anterior.

Página 1 de 2