Experimentación del funcionamiento de

Flip Flop tipo D y JK

De la Torre Echevarria Flavia Ailany(Unac, Av. Juan Pablo II 306, Bellavista, Callao, Perú,fadelatorree@unac.edu.pe)
Manrique Solorzano Roberto Carlos(Unac, Av. Juan Pablo II 306, Bellavista, Callao, Perú, rbmanriques@unac.edu.pe)
Potesta Salazar, Bryan Pablo (Unac, Av. Juan Pablo II 306, Bellavista, Callao, Perú, bppotestas@unac.edu.pe)
Sucapuca Quispe Maricielo Nayeli (Unac, Av. Juan Pablo II 306, Bellavista, Callao, Perú, mnsucapucaq@unac.edu.pe)
Yapura Poma, Jennifer Mel (Unac, Av. Juan Pablo II 306, Bellavista, Callao, Perú, Jmyapurap@unac.edu.pe)

INTRODUCCIÓN

Resumen- Se presenta un método que reduce en
más de tres cuartas partes el proceso de diseño de
Redes Secuenciales con flip-flops. Mediante las
transformaciones "D_JK_T" se obtienen -casi en un
solo paso- las cuatro ecuaciones de control (D, J, K y
T), derivadas todas de un único Mapa de Karnaugh
(por flip-flop), inferido directamente del Diagrama
de Estados. Se logra también una inobjetable
ganancia en la claridad del diseño; son evidentes las
economías que en esfuerzo y trabajo se consiguen, y
hay una merma en la posibilidad de cometer errores,
gracias a la mayor simplicidad de todo el
procedimiento. Lo anterior hace de ésta una cómoda
herramienta, indispensable para el diseño de Redes
Secuenciales.
Abstract- A method is presented that reduces the
design process of Sequential Networks with flip-flops
by more than three quarters. Through the "D_JK_T"
transformations, the four control equations (D, J, K
and T) are obtained - almost in a single step - all
derived from a single Karnaugh Map (by flip-flop),
inferred directly from the Diagram of State. An
unobjectionable gain in design clarity is also achieved;
The savings achieved in effort and work are evident,
and there is a reduction in the possibility of making
errors, thanks to the greater simplicity of the entire
procedure. The above makes this a convenient tool,
essential for the design of Sequential Networks.
Todos los circuitos digitales utilizan datos binarios
para funcionar correctamente, los circuitos están
diseñados para contar, sumar, separar,etc.
los datos según nuestras necesidades, pero por el tipo
de funcionamiento de las compuertas digitales, los
datos presentes en las salidas de las mismas, cambian
de acuerdo con sus entradas, y no hay manera
debilitarlo, si las entradas cambian, las salidas lo harán
también, entonces las memorias, básicamente son
sistemas que pueden almacenar uno o más datos
evitando que se pierdan, hasta que nosotros lo
consideremos necesario, es decir, pueden variar su
contenido a nuestra voluntad. El corazón de una
memoria son los Flip Flops, este circuito es una
combinación de compuertas lógicas, A diferencia de
las características de las compuertas solas, si se unen
de cierta manera, estas pueden almacenar datos que
podemos manipular con reglas preestablecidas por el
circuito mismo.Esta es la representación general par
un Flip Flop (comúnmente llamado "FF").
Flip Flop tipo J K
La operación de un FF tipo J K es muy similar a la de
un FF S C. La única diferencia es que no tiene un
estado invalido. Para la condición J=K=1 el FF
complementa el estado presente. La tabla
característica resume el comportamiento del FF tipo J
K disparado por flanco negativo.

Palabras claves: Flip Flop tipo D, Flip Flop tipo JK

 ● 2 Leds rojo
● Resistor 1k
● 7474 Flip Flop tipo D
● 7473 Flip Flop tipo JK

✔ Materiales del segundo circuito:

● Protoboard
● Multímetro digital DT33C 500V AC/DC, 10A
DC, 20M OHM / display iluminado,
continuidad, CAT II 600V,CE (precisión:
±2,0% de lectura ±10 dígitos)
● Jumpers
● 1 Fuente de 5 V
● 1 Interruptor DIP SPST x 8
Flip Flop tipo D ● 1 Interruptor DIP SPST x 4
La operación de un FF tipo D es mucho más simple. ● 12resistencias de 1k y 1 resistencias de 100Ω
Solo posee una entrada además de la del reloj. Se le ● 1 diodo led rojo
denomina "data" y es muy útil cuando queremos ● 1 Multiplexor 4051
almacenar un dato de un bit (0 o 1). Si hay un 1 en la
entrada D cuando se aplica el pulso de reloj la salida
III. DISEÑO DE LOS CIRCUITOS
Q toma el valor de 1 (SET) y lo almacena. Si hay un
0 en la entrada D, cuando se aplica el pulso de reloj Primer circuito
la salida toma el valor de 0 (RESET) y lo almacena.
El cambio en la salida del FF se efectúa en el flanco
de bajada del reloj. La tabla característica resume el
comportamiento del FF tipo D disparado por flanco
negativo.

Segundo circuito

MATERIALES

✔ Materiales del primer circuito :

● Protoboard
● Fuente regulable
● Multímetro
● Alicate de corte
● Alicate de pinza
● DIPSWITCH de 4 entradas
● 2 Resistores de 100 ohmios
 IV. RESULTADOS

Primer circuito

D=0 R=0 S=0 Q=0 Q ̅ =1

Segundo circuito

D=1 R=0 S=0 Q=1Q

D=x R=1 S=0 Q=0 Q ̅ = 1

D=x R=0 S=1 Q=1 Q ̅=0

D=X R=1 S=1 Q=0 Q ̅ = 1

 diferentes requerimientos de temporización y
secuenciación en circuitos digitales.
● Vemos que el flip-flops tipo D son
particularmente útiles para almacenar
información y generar señales de reloj,
mientras que los flip-flops tipo JK ofrecen una
mayor versatilidad al permitir la
implementación de funciones lógicas más
complejas mediante la retroalimentación de sus
salidas.
● En resumen, la combinación de flip-flops tipo
D y JK en el sistema "Flick Flock" proporciona
una solución robusta y flexible para el diseño
de circuitos digitales, con aplicaciones
potenciales en una amplia gama de campos,
desde la electrónica de consumo hasta sistemas
embebidos y de control industrial.

V. REFERENCIAS

Cordova, L. «Introducción de los Flip Flop,»

Monografías. [En línea]. Available:
Tabla de verdad del segundo circuito
https://www.monografias.com/trabajos96/i
ntroduccion-flip-flop/introduccion-flip-flop .
IV.-CONCLUSIONES [Último acceso: 13 de Abril 2024].
Thomas, F., «Fundamentos de sistemas
● Podemos observar que los resultados obtenidos digitales» Pearson Prentice Hall. [En línea].
experimentalmente, mediante la tabla de
verdad, cumplen. Esto nos indica a la vez que Available:
todas las compuertas lógicas de nuestro https://electronicautm.wordpress.com/wp-content
circuito integrado se encuentran operativas. /uploads/2014/06/fundamentos-de-sistemas-digit
● Vimos en el circuito que la entrada D permite ales-floyd-9ed.pdf .[Último acceso: 13 de Abril
al usuario establecer el estado deseado del 2024].
flip-flop. Cuando la señal en la entrada D
cambia, el flip-flop captura este nuevo estado y Uribe, L, «Transformaciones entre Flip-Flops
lo mantiene hasta que se produzca otro cambio. D_JK_T,» Revista de ingeniería, 19 Mayo
● Las entradas proporcionan una forma de forzar
manualmente el estado del flip-flop. Cuando la
2004. [En línea]. Available:
entrada de 'Set' se activa, el flip-flop se fuerza https://oaji.net/articles/2019/7118-156104
a un estado específico, generalmente a 1. 1140.pdf .[Último acceso: 12 de Abril 2024].
Cuando la entrada de 'Reset' se activa, el
flip-flop se fuerza a otro estado, típicamente a
0.
● El estado del flip-flop en el momento de
activación de las entradas S o R generalmente
tiene prioridad sobre la entrada D. Es decir, si
las entradas de 'Set' o 'Reset' se activan
mientras la entrada D está cambiando, el estado
del flip-flop será determinado por las entradas
de 'Set' o 'Reset', no por D.
● En el informe sobre el tema "Flick Flock" tipo
D y JK, se puede destacar que este sistema
ofrece una solución eficaz para la
sincronización y control de dispositivos
electrónicos, especialmente en aplicaciones
donde se requiere una alta precisión y rapidez
en la transmisión de señales. La combinación
de los flip-flops tipo D y JK permite una
flexibilidad en el diseño, adaptándose a