Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Circuitos Digitales
Prof. Nicanor Ortega
(30 de junio del 2022
Rafael Pitti, Josefath González, Kenneth Saavedra, Abdías Pitty
Resumen – Los Flip – Flop´s se forman utilizando puertas lógicas, últimos tres se implementan del primero
que a su vez están hechas de transistores. Los Flip – Flop´s son
bloques de construcción básicos en la memoria de dispositivos pudiéndose con posterioridad con cualquiera de los resultados
electrónicos. Cada flip – Flop puede almacenar un bit de datos. confeccionar cualquiera de los restantes.
Estos también se llaman circuitos lógicos secuenciales, tienen dos Todos pueden ser de dos tipos, a saber: Flip-Flop activado por
estados estables y por lo tanto son multivibradores biestables. Los
nivel (FF-AN) o bien Flip-Flop maestro esclavo (FF-ME). El
estados estables son Alto (lógica 1) y Bajo (lógica 0). El término
flip-flop se usa ya que pueden cambiar los estados bajo la
primero recibe su nombre por actuar meramente con los
influencia de una señal de control (reloj o habilitar) es decir, “niveles” de amplitud 0-1, en cambio el segundo son dos FF-
pueden <<voltearse>> a un estado y <<saltar>> a otro estado. AN combinados de tal manera que uno “hace caso” al otro.
Algunos de los Flip-Flop’s más comunes son SR Flip-Flop (Set- Un circuito Flip-Flop puede mantener un estado binario
Reset), D Flip-Flop (Data o Retraso), JK Flip-Flop y T Flip-Flop indefinidamente (siempre y cuando se le este suministrando
potencia l circulo) hasta que se cambie por una señal de entrada
Índice de Términos – estado estable alto, estado estable bajo, Flip-
para cambiar estados. La principal diferencia entre varios tipos
Flop, puertas lógicas, señal de control reloj.
de Flip-Flops es el número de entradas que poseen y la manera
I. INTRODUCCIÓN. en la cual las entradas afecten el estado binario.
VI. PROCEDIMIENTO.
Tabla de verdad Flip-Flop RS Asíncrono
4.1. FLIP-FLOP RS ASINCRONO:
a.- Monte el siguiente circuito 4.2. FLIP-FLOP RS SINCRONO:
Figura 1. a.- Monte el siguiente circuito:
Figura 3.
Figura 4.
Figura 2.
Simulación del Flip-Flop RS Asíncrono c.- Aplique los niveles lógicos señalados para las
entradas S, R y Ck, igualmente verifique las salidas Q y
‘Q . Compruebe y llene la Tabla de función del Flip-
Flop RS:
Tabla 2. Figura 7.
Tabla 3.
Tabla de funciones del Flip-Flop Tipo D c.- Verifique la Tabla de función y recuerde que las salidas ‘Q =
Q0 y ‘Q = Q0 significan que tanto Q y Q permanecen en su
4.3. FLIP-FLOP TIPO JK: estado lógico; es decir, el clock no tiene efecto.
El Flip-Flop JK que usaremos será el C.I. 7476, cuya
configuración interna y Tabla de función es la siguiente. d.- Por ejemplo, coloque PRESET a L (GND) y CLEAR a H
Figura 9. (+5v); las entradas CLOCK, J y K son irrelevantes, no interesa
su condición; automáticamente Q irá a H y ‘Q irá a L.
Verifíquelo usando el indicador de nivel lógico.
e) http://hyperphysics.phy-astr.gsu.edu/hbasees/
Figura 12. Electronic/jkflipflop.html
Tabla 4.
VII. CONCLUSIÓN
VIII. REFERENCIAS
a) https://www.ladelec.com/teoria/electronica-digital/364-
flip-flop-flip-flop-rs
b) https://unicrom.com/flip-flop-tipo-d-descripcion-y-
simbolo/
c) https://es.lambdageeks.com/d-type-flip-flop-circuit-
conversion-truth-table/