1

UNIVERSIDAD AUTONOMA DE NUEVO LEON

FACULTAD DE INGENIERIA MECANICA Y ELECTRICA

PRACTICA #7

LAB DE ELECTRONICA DIGITAL

FLIP-FLOP SINCRONIZADOS POR RELOJ

NOMBRE: ESPINOSA RAMIREZ BRAYAN ALEXIS

MATRUCULA: 1752282

CARRERA: IMTC

CATEDRAICO: SANCHEZ ZAVALA EDGAR

 2

INDICE

INTRODUCCION ……………………………………………………………………………………………………………………… 3

MARCO TEORICO ……………………………………………………………………………………………………………………. 4 A 6

FLIP FLOP SR Y TTL ……………………………………………………………………………………………………………………….7

FLIP FLOP JK …………………………………………………………………………………………………………………………8 A 10

FLIP FLOP D ……………………………………………………………………………………………………………………………. 11

CONCLUSION ……………………………………………………………………………………………………………………………. 12

BIBLIOGRAFIA …………………………………………………………………………………………………………………………… 13
 3

INTRODUCION

EN ESTA PRACTICA REALIZAREMOS LOS FLIP-FLOP SR, JK Y D, SIMULADO PARA COMRPOBAR LOS
RESULTADO QUE SE OBTIENEN EN LAS TABLAS DE VERDAD Y AHÍ VEREMOS LOS DISTINTOS
CAMBIOS QUE HAY ENTRE ESTOS 3 FF.

SE VERA COMO ES COMO FUNCIONA EN EL TIEMPO CADA UNO DE ELLOS.

 4

MARCO TEORICO

FLIP-FLOP JK

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de

entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K.
Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de
sincronismo.

Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high
(alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las
funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar
tambien como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan
entre sí las entradas J y K. Esta aplicación de permutar el estado encuentra un uso extensivo en los
contadores binarios.

A la derecha se tiene una versión simplificada del versátil flip-flop J-K. Nótese que las salidas se
retroalimentan para habilitar las puertas NAND. Esto es lo que le proporciona la acción de
permutación cuando J=K=1.

Si bien esta implementación del flip-flop J-K con cuatro puertas NAND funciona en principio, hay
problemas que surgen con el tiempo ("timing"). El pulso de "timing" debe ser muy corto porque un
cambio en Q antes de que aquel se apague puede conducir el circuito a una oscilación llamada
"carrera". Los circuitos integrados modernos son tan rápidos que esta sencilla versión del flip-flop
J-K no es práctica (pusimos uno en el laboratorio con un chip de 4-NAND disponible y era muy
inestable frente a las carreras).

El siguiente paso para hacer uso del versátil flip-flop J-K es usar cuatro puertas NAND adicionales
para crear el flip-flop JK Master-Slave que tiene dos flip-flops set/reset encauzados, usados como
"latches" de una manera que suprime la "carrera".
 5

FLIP-FLOP SR
El flip-flop RS puede implementarse con puertas NAND. En las siguientes ilustraciones
vemos primero como se añaden dos puertas NAND al flip-flop RS para construir un flip-
flop RS síncrono. Las puertas NAND 3 y 4 añaden la característica de sincronismo al
cerrojo RS. La tabla de la verdad nos muestra la operación del flip-flop RS síncrono.
El modo de mantenimiento se describe en la primera línea de la tabla de la verdad.
Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las
salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este
modo también puede llamarse de "inhabilitación" del FF. La línea 2 es el modo de
reset.
La salida normal Q se borrará cuando un nivel ALTO active la entrada R y un pulso de
reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0
inmediatamente, esperará hasta que el pulso del reloj pase del nivel BAJO al ALTO, y
entonces se pone a 0. La línea 3 de la tabla describe el modo set del flip-flop. Un nivel
ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la
salida Q a 1.
La línea 4 de la tabla de verdad es una combinación "prohibida" todas las entradas
están en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.

Las formas de ondas, o diagramas de tiempo, se emplean mucho y son bastante útiles para
trabajar con flip-flop y circuitos lógicos secuénciales. A continuación mostraremos un diagrama de
tiempo del flip-flop RS síncrono.

Las 3 líneas superiores representan las señales binarias de reloj, set y reset. Una sola salida Q se
muestra en la parte inferior. Comenzando por la izquierda, llega el pulso de reloj 1, pero no tiene
efecto en Q porque las entradas R y S están en el modo de mantenimiento, por tanto, la salida Q
permanece a 0.
 6

FLIP-FLOP D

El flip-flop D es un flip-flop con una sola entrada digital 'D'. Cada vez que se registra un flip-flop D,
su salida sigue el estado de 'D'. El D Flip Flop tiene solo dos entradas D y CP. Las entradas D van
precisamente a la entrada S y su complemento se utiliza a la entrada R.

Teniendo en cuenta que la entrada de pulso está en 0, las salidas de las puertas 3 y 4 están en el
nivel 1 y el circuito no puede convertir el estado independientemente del valor de D. La entrada D
se muestrea cuando CP = 1. Si D es 1, la salida Q va a 1, ubicando el circuito en el estado
establecido. Si D es 0, la salida Q va a 0 y el circuito cambia a un estado claro.
 7

PRACTICA FLIP-FLOP SR

Al parecer en el simulador como que no es capaz o tiene cierto limite y se bloquea a lo que me dio
de resultado al parecer se mantendrá con el ultima combinación.

FLIP-FLOP JK TTL

En este caso me sale el mismo mensaje que en el SR

 8

FLIP-FLOP JK

J=0 y k=0 (no change)

 9

J=1 y k=0

Q=1

J=0 k=1

Q=0 (reset)
 10

J=1 y k=1 no genera una salida (togless)

 11

FLIP-FLOP D

D=0 Y Q=0 (reset)

D=1 Y Q=1 (set)

 12

CONCLUSION

En esta practica aprendí que los flip flips tiene diferentes funciones y distintas salidas.

Que muchos de ellos son utilizados en gran parte de los aparatos o sistemas. Uno de los mas
simples es guardar o resetear algo que eso lo vemos en muchas cosas (circuitos eléctricos) y con
esto me doy cuenta que acabamos de realizar estos circuitos .
 13

BIBLIOGRAFIAS

J-K Flip-Flop (gsu.edu)

FLIP - FLOP : Flip-Flop RS (ladelec.com)

What is D Flip Flop? (tutorialspoint.com)

7473 Datasheet (futurlec.com)