Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • Mux RTL

    Cargado por

    Shakira
    14 vistas1 página
    El documento describe un circuito lógico que incluye compuertas NOT, AND y OR, así como multiplexores de 4 entradas y 1 salida y de 8 entradas y 1 salida. Los multiplexores se utilizan para seleccionar una de las entradas y dirigirla a la salida basándose en las señales de selección S.

    Descripción original:

    Título original

    MUX_RTL

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Denunciar este documento
    El documento describe un circuito lógico que incluye compuertas NOT, AND y OR, así como multiplexores de 4 entradas y 1 salida y de 8 entradas y 1 salida. Los multiplexores se utilizan para seleccionar una de las entradas y dirigirla a la salida basándose en las señales de selección S.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    14 vistas1 página

    Mux RTL

    Cargado por

    Shakira
    El documento describe un circuito lógico que incluye compuertas NOT, AND y OR, así como multiplexores de 4 entradas y 1 salida y de 8 entradas y 1 salida. Los multiplexores se utilizan para seleccionar una de las entradas y dirigirla a la salida basándose en las señales de selección S.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    de 1

    MUX_8X1:1

    NOT_GATE MUX_4X1:1 OR_GATE


    A A B A Y Z

    S3
    and3
    I2 I3
    or4 and2
    I1 B
    O Y
    U1 B I1 O I2
    O
    I0
    A I0 I1
    Y_imp_Y1 U4
    Y_and0003_imp_Y_and00031 I0

    Y_or0000_imp_Y_or00001
    En

    S2 S2
    and3b1
    I2

    I1 O

    I0

    Y_and0002_imp_Y_and00021

    and3b1
    I2

    S1 S1 I1 O

    I0

    Y_and0001_imp_Y_and00011

    S0 S0
    and3b2
    I2

    I1 O

    I0

    Y_and0000_imp_Y_and00001

    U2
    S3

    MUX_4X1:2

    S7 S3
    and3
    I2 I3
    or4 and2
    I1
    O Y
    B I1 O I2
    I0
    O
    A I0 I1
    Y_imp_Y1
    Y_and0003_imp_Y_and00031 I0

    Y_or0000_imp_Y_or00001
    En

    S6 S2
    and3b1
    I2

    I1 O

    I0

    Y_and0002_imp_Y_and00021

    and3b1
    I2

    S5 S1 I1 O

    I0

    Y_and0001_imp_Y_and00011

    S4 S0
    and3b2
    I2

    I1 O

    I0

    Y_and0000_imp_Y_and00001

    U3

    MUX_8X1

    También podría gustarte