Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ANALÓGICOS Y DIGITALES
Laboratorio N°12
FLIP FLOP
INFORME
Integrantes:
Apellidos y Nombres Sección Grupo
BENDEZÚ DELZO B
MOISES ERNESTO
PEREZ QUISPE ROSA B
ANGELY
Profesor:
1. FUNDAMENTO TEÓRICO
1.1. Latch
Un Latch es un dispositivo básico secuencial que puede almacenar
(memorizar) un bit, el estado de un latch puede cambiar cuando hay un cambio
momentáneo en el valor de las entradas. El latch D con entrada de control
cambia de estado cuando ocurra un cambio de nivel en la entrada D. Mientras
que la entrada de control habilite al Latch cualquier cambio en la entrada de
datos cambiará el estado del latch. En este sentido, el latch es transparente,
ya que su valor de entrada puede verse en las salidas.
1.2. Latch RS
El biestable o latch RS es un circuito construido de dos puertas NOR
contrapuestas. Se obtiene a partir del elemento de almacenamiento de lazo
sencillo de la Figura 1a sin más que reemplazar los inversores por puertas
NOR, tal y como se muestra en la Figura 1a. Esta modificación permite que el
valor almacenado en el latch pueda cambiar. El latch tiene dos entradas
etiquetadas como S (por set) y R (por reset), y dos estados. Cuando la salida
Q=1 y Q’ =0, se dice que el biestable está en el estado SET. Cuando Q=0 y
Q’=1, está en el estado RESET. Las salidas Q y Q’ son normalmente la una el
complemento de la otra. Cuando ambas entradas son iguales a 1 al mismo
tiempo, se produce un estado indefinido con ambas salidas igual a 0.
1.3. Latch D
Una manera de eliminar el estado indefinido no deseable en el latch SR es
asegurar que las entradas S y R nunca sean iguales a 1 al mismo tiempo. Esto
se consigue con el latch D de la Figura 1b. Este latch sólo tiene dos entradas:
D (dato) y C (control). El complemento de la entrada D va directamente a la
entrada S1, y se aplica D a la entrada R1. Si la entrada de control es 0, el latch
tiene ambas entradas a nivel 1, y el circuito no puede cambiar de estado, con
independencia del valor de D. La entrada de D se muestrea cuando C=1. Si D
es 1, la salida Q se pone a 1, situando al circuito en el estado set. Si D es 0,
la salida Q se pone a 0, llevando al circuito al estado reset
Figura N°01I. RESULTADOS: Izquierda: Latch RS, Derecha: Latch D DE
LABORATORIO
Preparación
El estudiante debera estudiar el capítulo XII de su texto referente al diseno de
circuitos digitales contadores, así como revisar los ejemplos desarrollados. Tambien
se recomienda visitar la siguiente direccion web.
http://logica-digital.blogspot.pe/2007/11/el-flip-flop-j-k-contadores.html
Equipos y materiales
• Multímetro
• Modulo de circuitos digitales Fuente de alimentacion DC 5V.
• Cables de conexion
Procedimiento
1. Latch tipo RS
1.1 Implementar un circuito Latch tipo RS. Para la presente practica de laboratorio
utilizar el modulo de circuitos digitales. Completar la siguiente tabla de verdad.
Figura N°02: Circuito Latch tipo RS con Tabla de verdad N°01: Circuito
Latch tipo RS compuertas NAND S R Q Q'
5.0V 1 0 0 1
1 1 0 1
S U1A Q
0 1 1 0
Tecla = A
1 1 1 0
7400N
QC 0 0 1 1
U1B con compuertas NAND VDD
R
Tecla = B 7400N
1.2 ¿Que sucede si se sustituyen las puertas NAND por puertas NOR?
S R Q Q'
Figura N°03: Circuito Latch tipo RS con VDD 1 0 0 1
0 0 0 1
compuertas NOR
Tabla de 0 1 1 0
verdad N°02: Circuito Latch tipo RS 0 0 1 0
1 1 0 0
5.0 V
S U1B Q
Tecla = A
7402 N
QC
U1A
R
CLK S R Q Q'
Π 0 0 1 0
Π 0 1 0 1
Π 1 0 1 0
Π 1 1 1 1
3. FLIP FLOP TIPO D
7400N
7400N
7404N
CLK D Q Q'
– 0 1 0
Π 0 0 1
– 1 0 1
Π 1 1 0
APLICACIÓN DE LO APRENDIDO