LÓGICA DIGITAL

PARA
MANUFACTURA
PRÁCTICA UII. Flip-flop

Alumnos: Jorge Luis Campagne Nevarez

Maestro: Ing. Gerardo Grijalva
Grado: 7° Grupo: “A”
Ingeniería en Tecnologías de Manufactura
Universidad politécnica de Durango
Unidad: N°2 Durango, Dgo.
Contenido
Introducción: ............................................................................................................ 3
Desarrollo: ............................................................................................................... 4
Cerrojo R-S: ......................................................................................................... 4
Cerrojo R-S basado en compuertas NOR: ....................................................... 4
Cerrojo R-S basado en compuertas NAND: ..................................................... 7
Flip-flop J-K:......................................................................................................... 8
Flip-flop J-K C1 74LS76: .................................................................................. 9
Operación síncrona del 74LS76: .................................................................... 10
Operación asíncrona del CI 74LS76: ............................................................. 12
Flip-flop D: ......................................................................................................... 13
C1 74LS74A: .................................................................................................. 13
Operación asíncrona del 74LS74A: ............................................................... 14
Operación asíncrona del 74LS74A: ............................................................... 14
Conclusión:............................................................................................................ 14
 Introducción:
Hasta el momento, las practicas realizadas se han enfocado en la operación de
circuitos combinacionales basados en compuertas lógicas. Recuerde que la salida
de un circuito combinacional responde únicamente a cambios en sus entradas, y
que, si estas son desconectadas, el esto actual de la salida no se mantiene. En esta
práctica se presentarán dispositivos son referidos como elementos de memoria. Los
elementos de memoria más populares, y el objetivo de estudio de esta práctica, son
los flip-flops. Los circuitos con retroalimentación conocidos como cerrojos son la
base de diseño para los flip-flops, es por ello que se estudiara su comportamiento
al inicio de la práctica.
Objetivos:
1. Estudiar la operación del cerrojo R-S implementado con compuertas NOR.
2. Estudiar la operación del cerrojo R-S implementado con compuertas NAND.
3. Familiarizarse con el uso del CI 74LS76, y comprobar su funcionamiento como
un flip-flop J-K.
4. Familiarizarse con el uso del CI 7474, y comprobar su funcionamiento como un
flip-flop D.

Componentes:
• 2 CI 7400
• 2 CI 7402
• 1 CI 74LS74A
• 1 CI 74LS76
• 2 interruptores de botón normalmente cerrados
• 2 interruptores de botón normalmente abiertos
• 2 LED
• Software de diseño eléctrico (Proteus y Logisim)
 Desarrollo:

Cerrojo R-S:
El cerrojo R-S es la base de diseño para la mayoría de los flip-flops. Dos tipos de
cerrojo R-S serán estudiados en esta práctica. Cerrojo R-S basado en compuertas
NAND y cerrojo R-S basado en compuertas NOR. Los niveles de entrada a estos
circuitos determinan el estado de su salida. El cerrojo R-S no posee una entrada de
reloj, por lo que se dice que opera asíncronamente.

Cerrojo R-S basado en compuertas NOR:

1- Estudie cuidadosamente y construya el circuito mostrado en la Figura 1.
Conecte un interruptor de botón normalmente abierto a la entrada R, y otro a
la entrada S del circuito
(0= no pulsado, 1= pulsado). Despliegue el estado de las salidas Q y Q’
usando los LED debidamente polarizados.
2- Encienda la fuente regulada de voltaje que alimenta a su circuito. Anote el
estado de ambos LED:
 Q= 0 Q’= 0
Limpie la salida Q presionando momentáneamente el botón conectado a la
entrada R.
Este paso no tendrá ningún efecto en el circuito si la salida Q ya se encuentra en 0
lógico:

1- Presione momentáneamente el botón conectado a S, observe y anote el

cambio en las salidas del circuito:

Q= 1 Q’= 0
Note que el soltar el botón no hace que Q cambie de estado, ¿Por qué sucede esto?

Respuesta:
Si “S” es igual a 1 “Q” estará activada mientras “Q’” estará desactivada, cuando se
coloca “S” en “0” sigue activa en “Q”, hasta el momento en el que se haga el reset,
es decir tanto “S” como “R” este cortada la energía.
Ahora pulse de nuevo el botón conectado a S, ¿Qué efecto provoco en las salidas
del circuito?
Respuesta: No hubo ningún cambio en las salidas, continúan en sus mismos
estados.
1- Pulse el botón conectado a R, y observe que Q vuelve a ser 0 y se mantiene
en este estado incluso tras haber soltado el botón:

3- Alterne el pulsar el botón conectado a S y R varias veces. Observe que las

salidas siempre se encuentran en estados opuestos.
Respuesta: Tal como se menciona anteriormente las salidas siempre están
en lados opuestos.
4- Mantenga presionados al mismo tiempo los botones S y R. Observe que
ambas salidas se encuentran en 0 lógico. Suelte los botones y observe el
estado de las salidas. ¿Se mantienen ambas en 0 lógico?

Respuesta:
Al soltar los botones, las salidas no quedan en 0 lógico. Las salidas se modifican
dependiendo cual botón se soltó primero sin embargo siempre se encuentra un
estado en “0” y otro en “1”.
Cerrojo R-S basado en compuertas NAND:
1- Estudie cuidadosamente y construya el circuito mostrado en la Figura 2.
Conecte un interruptor del botón normalmente cerrado a la entrada R, y otro
a la entrada S del circuito
(0= pulsado, 1= no pulsado). Despliegue el estado de las salidas Q y Q’
usando LED debidamente polarizados.
2- Encienda la fuente regulada de voltaje que alimenta su circuito. Pulse el botón
conectado a S y verifique que la salida Q cambia a 1 lógico y Q’ a 0 lógico:

Ahora pulse el botón conectado a R y observe que la salida del cerrojo es 0 lógico
y se mantienen en este estado incluso después de haber soltado el botón:
 3- Alterne el pulsar el botón conectado s S y R varias veces. Observe que las
salidas siempre se encuentran en estados opuestos.
4- Respuesta: Tal como se menciona anteriormente las salidas siempre están
en lados opuestos.
5- Pulse simultáneamente los botones conectados a R y S y observe los
cambios producidos en las salidas:

Flip-flop J-K:
El flip-flop J-K elimina la condición prohibida presentada en el cerrojo R-S, y en su
lugar se presenta el estado de inversión de la salida. Normalmente, un flip-flop
puede ser operado síncronamente dado que sus entradas J y K necesitan de un
cambio en la entrada de reloj para provocar un cambio a la salida Q. Un flip-flop J-
K también puede ser operado asíncronamente mediante sus entradas C y P.
Cuando la entrada C es 0 lógico, la salida Q es forzada a O lógico sin esperar al
cambio de la entrada de reloj. De forma similar, cuando P es 0 lógico, el estado de
Q cambiara inmediatamente a 1 lógico. Observe que la condición P= 0 y C= 0 está
prohibida.
 Flip-flop J-K C1 74LS76:
1- Obtenga y estudie la hoja de especificaciones
del CI 74LS76. Observe que la entrada
correspondiente al reloj se caracteriza por
una pequeña punta de flecha dentro del
bloque que representa el CI. También
observar que existe una burbuja a la entrada
del reloj. La pequeña punta de la flecha indica
que el circuito es sensitivo solo a las
transiciones del reloj, y la burbuja indica
inversión. Por lo tanto, el CI 74LS76 es un
dispositivo con captura en el flanco negativo
del reloj. Dibuje la distribución de patillas del
74LS76:

2- Montar el siguiente circuito en el software:

a) Conecte la patilla 5 (Vcc) y 2 (P) a +5V, y la patilla 13 a GND.
b) Conecte dos interruptores tipo DIP a las patillas 16 (K) y 4 (J).
c) Conecte un interruptor de botón normalmente abierto a la pastilla 1 (CLK).
d) Conecte un interruptor de botón normalmente cerrado a la pastilla 3 (C).
e) Conecte dos LED debidamente polarizados a las patillas 15 (Q) y 14 (Q’).

Encienda la fuente regulada de voltaje que alimenta a su circuito y observe

el estado de las salidas Q y Q’. Si Q= 1, pulse momentáneamente el botón
conectado a C. Observe que esta entrada es activa en bajo, y limpia el flip-
flop inmediatamente sin necesidad de esperar por el cambio de la señal de
reloj.
 Operación síncrona del 74LS76:
1- En este paso, usted observara que las entradas J y K pueden ser usadas para
cambiar el estado de la salida del flip-flop. También observará que para que
estas entradas afecten el estado de la salida, se deberá aplicar un pulso de
la entrada del reloj. Por esa razón, las entradas J, K Y Clk son llamadas
entradas síncronas. Realice los siguientes pasos para comprobar lo anterior:
A) Cambie de estado de los interruptores conectados a J y K. Observe que
la salida Q permanece sin cambios:

A) Cierre los interruptores conectados a J y K, y aplique un pulso de

transición positiva a Clk, presionando el botón conectado a la patilla 1.
¿Qué es lo que ocurre con la salida Q? R= Las salidas permanecen en el
mismo estado de funcionamiento.
B) Repita el inciso 12b usando un pulso de transición negativa. Este pulso
se genera al soltar el botón conectado a Clk, ¿Qué le ocurre a la salida
Q? R= La salida Q pasa al estado 1 lógico.
Observaciones: Esto prueba que el flip-flop solo responde a transiciones
negativas. También se observa que solo Q pasa al estado 1 si J y K esta
activados y Clk pasa a 0.

B) Si Q= 0, pulse el botón conectado a Clk para obtener Q=1. Abra los dos
interruptores conectados a J y K, y observe que Q permanece en el mismo
estado. Pulse el botón a Clk, ¿Qué ocurre a Q? R= Q pasa al 0 lógico.
 C) Cierre el interruptor asociado a K y observe que Q mantiene su estado.
Pulse el botón conectado a Clk, ¿Qué le ocurre a Q? R= Q se mantienen
en el mismo estado de 0.
D) Cambie J a 1 y después a 0, y observe que Q no cambia. Pulse el botón
conectado a
Clk. Deberá observar que Q permanece en 0. Esto prueba que el estado
de las entras J y K presentes al momento de la transición del reloj son los
que afectan la salida del flip-flop.
E) Abra el interruptor conectado a K y cierre el que esta conectado a J.
Observe que Q no cambia. Aplique un pulso de reloj y observe que Q
cambia a 1. Aplique pulsos adicionales a la entra de reloj.
Operación asíncrona del CI 74LS76:
1- Las entradas P y C son entradas asíncronas que operan independientemente
de las entradas síncronas. Estas entradas son frecuentemente etiquetadas
como PRE y CLR. Estos acrónimos vienen de las ingles Preset y Clear. La
barra superior indica que estas entradas son activas en bajo. Las entradas
asíncronas tienen prioridad sobre las entradas síncronas. Verifique lo
anteriormente mencionado presionando el botón conectado a la entrada C y
observando que la salida del flip-flop deja de conmutar, aunque se sigan
aplicando pulsos de reloj. La salida Q permanecerá en 0 lógico hasta el
primer pulso de reloj emitido justo después de haber liberado el botón
conectado a la entrada C.
2- Desconecte el cable que va de Vcc a una de las terminales del interruptor de
botón conectado a P, momentáneamente conecte este cable a GND. Usted
deberá observa que la salide del flip-flop deja de conmutar y permanece en
1 lógico mientras P permanezca en 0 lógico.
Flip-flop D:
El flip-flop D es un flip-flop J-K con un inversor entre las entradas J y K. Esto provoca
que el estado de la salida cambie junto con la única entrada síncrona. Como el flip-
flop J-K, el flip-flop D también posee entradas C y P para su operación asíncrona.
C1 74LS74A:
1- Obtenga la hoja de especificaciones del CI 74LS74A y dibuje su diagrama de
distribución de patillas:

2- CI 74LS74A tiene dos flip-flops tipo D independientes con captura en el

flanco-positivo del reloj, y entradas independientes de reloj Clk, preset P y
restablecimiento C. Monte el 74LS74A en el software de diseño:
a) Conecte las pastillas 14 (Vcc) y 4 (S) a +5V, y la patilla 7 (GND) a tierra.
b) Conecte un interruptor del conjunto DIP a la patilla 2 (D).
c) Conecte un interruptor de botón normalmente cerrado a la patilla 3 (Clk),
y otro a la patilla 1 (C).
d) Conecte LED debidamente polarizados a las patillas 5 (Q) y 6 (Q’).
 Operación asíncrona del 74LS74A:
1- Alimente su circuito con la fuente de voltaje regulada y observe el estado de
la salida Q. Note que esta salida no cambia cuando conmuta el esta de la
entrada D. Esto se debe a que la entrada D es síncrona y opera solo en los
cambios de la entrada de reloj. Ponga la salida Q a 0 lógico pulsando el botón
conectado a C. Cambien el valor de la entrada D a 1 lógico, y aplique una
transición negativa en la entrada del reloj. La transición negativa en la entrada
del reloj se genera manteniendo presionado el botón conectado a Clk. ¿Qué
es lo que sucede con Q? R= Q se mantiene en su estado 0 lógico.

Ahora aplique una transición positiva liberando el botón conectado a Clk.

Observaciones: Q, de estar en estado 0, pasa a su estado 1. Esto quiere decir que
el flip-flop solo responde a transiciones positivas de la entrada del reloj.
Operación asíncrona del 74LS74A:
1- Verifique lo siguiente para ambas entradas P y C:
a) Las entradas son activas en bajo y no requieren de un pulso de reloj para
cambiar el estado de las salidas.
b) Las entradas asíncronas tienen prioridad sobre las entradas síncronas.

Conclusión:
Conforme iba realizando la actividad comprendí de manera más visual el cómo
funcionan estos circuitos y sus salidas aleatorias las cuales dependen en gran
medida de las entradas pasadas y actuales, ya que para lograr encender el led se
inicia de un estado concreto según el orden que se presione el interruptor R o S del
circuito.
Se estuvieron probando los posibles casos que se pudieran presentar en cada uno
de los circuitos y con este se resolvieron las preguntas.
Las entradas J y K en un CI 74LS76 afectan a las salidas Q y Q’ en el CLK del reloj
de acuerdo con lo simulado.
Las entradas C y P en un CI 74LS76 son entradas positivas (activas) y son
independientes de la entrada de reloj.