MR00034.01 Laboratorio de diseo de sistemas lgicos M.C. Alma Corral Lpez Prctica 8.

Diseo con Latches y Flip Flops Fecha Campus Santa Fe Divisin de Ingeniera Departamento de Mecatrnica

1. Objetivo de la prctica. OBJETIVO GENERAL El alumno conocer la metodologa de diseo y funcionamiento de contadores utilizando FFs SR y D. OBJETIVO ESPECFICO El alumno disear contadores utilizando FFs SR y D. Implementar contadores utilizando FFs D. 2. Material. 1 Proto-board 1 fuente de 5V 1 generador de funciones 1 multmetro Resistencias segn diseo Pinzas de corte, pinzas de punta y cable CI segn diseo 3. Introduccin

LATCHES Y FLIPS FLOPS

Los latches y flip flops son circuitos secuenciales con retroalimentacin que utilizan compuertas lgicas individuales y lazos de retroalimentacin. FLIP FLOP. Elemento secuencial que normalmente muestrea sus entradas y cambia sus salidas nicamente a tiempos determinados por una seal de reloj (CLK). LATCH. Dispositivo secuencial que ve sus entradas continuamente y cambia sus salidas en cualquier tiempo, independientemente de la seal de reloj. LATCH SR ACTIVE HIGH. El latch SR (SET-RESET) de active high, est basado en compuertas NOR.

La conexin de acoplamiento entrecruzado de las salidas de las compuertas constituyen un camino de retroalimentacin, es decir, es un circuito secuencial asncrono. Cuando S=1, se realiza la operacin de SET, es decir, la salida Q es 1.

Cuando R=1, se realiza la operacin de RESET, es decir, la salida Q es 0. Este latch presenta un estado prohibido cuando se activan S y R simultneamente, es imposible activar la funcin de SET y de RESET al mismo tiempo. La tabla de verdad que describe el funcionamiento del latch SR se muestra a continuacin:

Q 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

R 0 1 0 1 0 1 0 1

Q+ 0 0 1 X 1 0 1 X Q anterior Reset Set Prohibido Q anterior Reset Set Prohibido

Q = Estado presente Q+ = Estado siguiente S = Set R = Reset Para describir el funcionamiento del latch SR se puede establecer lo que se conoce como tabla reducida. Q 0 0 1 1 Q+ 0 1 0 1 S 0 1 0 X R X 0 1 0

TABLA REDUCIDA DEL LATCH SR

FLIP FLOP RS TEMPORIZADO

Si se agrega la seal de reloj al latch SR, se convierte en un FLIP FLOP SR, es decir, un circuito secuencial sncrono. La tabla de verdad es igual que la de un latch SR, con la condicin de que para que ocurran los cambios de estado, el funcionamiento estar controlado por la seal de reloj (CLK). De la tabla se puede encontrar la ecuacin caracterstica, la cual describe el comportamiento del latch y del flip flop SR.

Q+ = S + R'Q

LATCH D (DELAY)
Otro tipo de latch es el llamado latch D. Difiere del latch SR en que tiene una sola entrada y un enable.

Cuando la entrada D est en estado alto y la entrada de enable tambin, el latch realizar la funcin de SET. Cuando la entrada D est en estado bajo, y el enable en alto, el latch realizar la funcin de RESET. Esto es, la salida Q sigue a la entrada D cuando el enable est en alto. Un ejemplo de circuito integrado de latch D es el 74LS75. Este dispositivo contiene 4 latches.

FLIP FLOP D (DELAY, bloqueador D o FF de bloqueo)

Se utiliza para almacenar de un bit de informacin. Note que el flip flop tiene una sola entrada, la entrada D, adems de la seal de reloj CLK. Si se tiene una entrada alta cuando el pulso de reloj es aplicado, el flip flop realizar la operacin de SET, y un 1 lgico ser almacenado por el flip flop mientras la seal de reloj este en el flanco o nivel positivo. Si hay un estado bajo en la entrada cuando el pulso de reloj es aplicado, el flip flop realizar la operacin de RESET, y un 0 lgico ser almacenado en el flip flop. La operacin del flip flop D es resumida en la siguiente tabla:

Q+

0 0 1 1

0 1 0 1

0 1 0 1

De la tabla se puede deducir una ecuacin que describa el comportamiento del flip flop, es decir, la ecuacin caracterstica. Q+ = D El circuito integrado 74LS74, es un ejemplo de flip flop D comercial.

4. Desarrollo.
1. Un ejemplo de aplicacin del latch S'R' es en la eliminacin de rebotes ocasionada por el accionamiento de un swith. Cuando un polo del switch hace contacto, fsicamente vibra u oscila varias veces antes de hacer contacto slido. Aunque esta oscilacin es momentnea, produce variaciones de voltaje que son frecuentemente indeseables en sistemas digitales.

2. 3.

El switch est normalmente en la posicin 1, manteniendo la entrada R' en 0 el latch realiza la funcin de reset. Cuando el switch se mueve a la posicin 2, R' cambia a 1 y S' cambia a 0 en el primer contacto. Aunque S' permanezca en 0 por un periodo de tiempo muy corto antes de que el switch vibre, es suficiente para enviar al latch al estado de SET. El latch permanecer en SET an cuando existan variaciones de voltaje. Note que la salida Q del latch proporciona una transicin limpia de un estado bajo a uno alto, adems elimina el ruido ocacionado por el contacto. De manera similar, una transicin limpia de un estado alto a uno bajo cuando el switch es cambiado a la posicin 1. Alambre el circuito diseado y compruebe el funcionamiento. Disee un contador ascendente sncrono de 3 bits utilizando FFs D. Simule el circuito utilizando circuit maker. Disee un contador sncrono ascendente y descendente de 4 bits. Hay una seal de control X. Cuando X=0, el conteo es ascendente. Cuando X=1, el conteo es descendente. Simule el circuito en circuit maker. Implemente el circuito.

5. Conclusiones Individuales.