Laboratorio de Sistemas Digitales III

Informe practica 5
MEMORIAS RAM Y ROM
Alejandro Correa Jaramillo, Jonathan Prieto Guazaquillo, Luis Hernán Hernández Pinzón
alejandro.correa1@utp.edu.co,luis_h930716@utp.edu.co, j.prieto@utp.edu.co.

Presentado a: Andrés Castillo González

Departamento de Ingenierías - Ingeniería Electrónica
Universidad Tecnológica de Pereira

Resumen- El desarrollo de esta práctica, se memoria RAM

trata sobre la implementación de las
memorias RAM y ROM
Verilog/SystemVerilog para su posterior
puesta en funcionamiento en la tarjeta de
desarrollo Altera Cyclone V, en la cual se
utilizarán los interruptores y el display de 7
segmentos que contiene la tarjeta.
Palabras claves- memoria RAM, memoria
ROM, registro, puerto único, habilitador.
I. Introducción.
en Las memorias RAM tiene como característica
principal el almacenamiento de datos y la
posibilidad de recuperarlos,
ingresarlos y leerlos durante todo el proceso.
En la figura 1 se muestra la declaración del
módulo de la memoria RAM, donde se
especifica como modulo parametrizable, con
un ancho de bus de datos de 5 declarado como
DATA_WITDTH y un ancho de dirección de
bus de 4, declarado como ADDR_WIDTH.

En el siguiente informe se describe de forma

detallada la implementación de las memorias
RAM y ROM. Para el desarrollo de la
práctica se utiliza el programa Quartus Prime, Figura 1. Declaración modulo RAM.

en el cual se realiza el diseño, la simulación y

el banco de pruebas para las memorias RAM y
ROM, se describen las diferentes variables
utilizadas y la función que deben cumplir
según la línea de código en donde se utiliza.
II. implementación y resultados.
1. Como resultado de esta práctica se debe
presentar un informe escrito con lo
desarrollado en el laboratorio.
2. Diseñé los siguientes circuitos digitales y
realicé sus respectivas simulaciones:
La memoria RAM debe de cumplir con ciertos
requerimientos para su correcto
funcionamiento, en la figura 2 se muestra las
variables y espacios de memoria utilizados
para su diseño, para la escritura se utilizó la
variable llamada data, la dirección para la
operación de escritura fue llamada addr, la
señal de habilitación para la escritura fue
llamada we y la señal de reloj del sistema fue
llamada clk, Estas variables son las requeridas
para que la memoria RAM puede cumplir
todas las funciones de almacenamiento y
escritura propias de su funcionamiento normal.

a) Memoria RAM de 64-bits x 16-bits de

puerto único.
 Figura 2. Variables memoria RAM. valor asignado por defecto a los valores de
memorias no representables en código BCD.
La salida de la memoria RAM utilizada en el
diseño es de 7 bits, la salida está diseñada para
que muestre un digito binario en un display de
7 segmentos asignado en la tarjeta de
desarrollo Altera Cyclone V. Se puede
apreciar en la figura 3 en donde la variable s
comienza en 0 y tiene un tamaño de 7 bits.

Figura 3. Salidas memoria RAM.

Una de las cualidades de la memoria RAM es

la de escritura de datos, en la figura 4 se
muestra el segmento de código utilizado para
la operación de escritura donde el valor de we
debe de ser un estado alto y se realizara cada
flanco positivo de la señal de reloj y se guarda
en la dirección de addr que toma el valor de la
variable data.

Figura 6. Tabla salida memoria RAM.

En la figura 7 se muestra el Testbench de la

Figura 4. Always escritura.
La memoria RAM debe de estar en la
capacidad de realizar las operaciones de
lectura de datos almacenados, en la figura 5 se
muestra la asignación a la variable q de la
dirección de memoria guardada en el registro
addr_r, que es finalmente el dato que se
muestra en el display de 7 segmentos.
figura 5. Asignación de lectura.
memoria RAM donde se puede apreciar el
correcto funcionamiento en sus funciones de
escritura y lectura. La primera línea es la señal
addr o dirección para la operación de escritura,
la segunda señal es clk o el reloj del sistema, la
tercera señal son los datos a escribir o la
variable data, la cuarta señal es la salida
representada en código BCD en donde los
valores que toma dependen del flanco de
subida de la señal de reloj, si la señal de we
está en alto se habilita la función de escritura
y si no solo función de lectura.

En la figura 6 se muestra la tabla de valores

para la salida de la memoria RAM, la salida
está representada en código BCD y se muestra
en la tarjeta de desarrollo Altera Cyclone V. en
el display de 7 segmentos asignado, los Figura 7. Testbench memoria RAM.
valores utilizados en el desarrollo la practica
son representados en número decimal desde el
0 hasta el 15 por esa razón fue necesario
utilizar dos displays de segmentos y un último
b) Memoria ROM de 64-bits x 16-bits.
Memoria ROM
Las memorias ROM por ser de solo lectura,
son menos complejas de implementar, se
requiere una entrada para la escritura, una
señal de reloj que controla los tiempos activos
en los que se puede ingresar datos y una señal
de salida final.
En la figura se muestra la declaración del
módulo, la declaración de las entradas y las
salidas.
Figura 8. Entradas y salidas memoria ROM.
En este punto se especifican detalles como el
tamaño de la memoria, el tamaño del bus de
entrada y el bus de salida. Para la practica
desarrollada se requería una salida de 7 bits,
los cuales se ven representados en un display
de 7 segmentos.
Figura 9. Always case datos para la salida.
Para la representación de los datos en la salida
se utilizó un always_comb, en donde cada dato
representa según el dato leído, un número del
0 al 9 en el código BCD el cual se verá en un
display de 7 segmentos como la salida de
datos, El cual fue asignado en la tarjeta de
desarrollo Altera Cyclone V.
Figura 10. Testbench memoria ROM.
En la figura se muestra la memoria ROM
puesta a prueba en el Testbench para
comprobar su correcto funcionamiento, la
primera línea es la representación de la
entrada, la segunda línea es la señal de reloj
del sistema y la tercera señal es la salida
representada en código BCD, donde el 0
significa un estado bajo a la salida con una con
igual representación de voltaje y el 1 es un
estado alto a la salida con una significancia en
voltaje según la tarjeta de desarrollo Altera
Cyclone V. de 3.3-V en LVCMOS.
En la figura 12 se muestra la simulación en
ModelSim el simulador del programa Quartus
prime, en donde se verifica el correcto
funcionamiento de la memoria ROM.
Figura 11. Simulación en ModelSim memoria ROM
III. Conclusiones.
-El diseño de las memorias RAM y ROM se
puede implementar de diferentes maneras y
utilizando diferentes componentes como
compuertas lógicas, flip-flop, latch etc.
-La capacidad de almacenamiento escritura y
lectura de una memoria RAM o ROM está
dada por el tamaño del bus de datos.
-Entre más capacidad de memoria más
componentes se deben utilizar para su
implementación lo que implica un aumento en
el consumo de recursos del sistema.
-Cada memoria cumple funciones específicas
las cuales hacen que la memoria RAM sea
completamente diferente de la memoria ROM.

VI. Bibliografía.

[1] S. l. Harris & D Money Harris. Digital

Design and Computer Architecture. ARM®
Edition. 16 de Junio de 2007.

[2] S. l. Harris & D Money Harris. Digital

Design and Computer Architecture. ARM®
Edition. 16 de junio de 2007.

[3] M. Morris Mano. DISEÑO DIGITAL.

Tercera Edición 2006. CALIFORNIA STATE
UNIVERSITY, LOS ANGELES