Electrónica Digital Avanzada

Práctica: Copia de memoria ROM a RAM con

exhibición secuencial

Práctica elaborada por:

Aguirre Álvarez Paulo Aarón

Número de control: m2103023

Introducción:
La memoria RAM se llama así por las siglas en inglés Random Access Memory, o memoria de acceso
aleatorio. Su nombre es este precisamente porque su contenido cambia constantemente dependiendo
de lo que necesite el PC en cada momento y está gestionada por el procesador. Este tipo de memoria
es volátil, lo que significa que cualquier información almacenada en ella desaparece cuando se apaga
el PC. Por otro lado, La memoria ROM se llama así por las siglas en inglés Read Only Memory, o
memoria de solo lectura. La mayor diferencia entre la memoria RAM y la ROM es que la ROM no es
volátil, es decir, la información almacenada se retiene, aunque se apague el PC. Este tipo de memoria
tiene una capacidad muy inferior a la RAM y además es mucho más lenta. En esta práctica se verán las
propiedades de cada memoria.
1.Desarrollo
Se solicitó un proyecto en el cual se copiaron datos de una memoria ROM a una
RAM y posteriormente se mostraron en el display de siete segmentos cada dato de
manera secuencial con intervalos de un segundo, acompañados de la dirección de
la RAM. Se planteó una máquina de estados que primero copió los datos de la ROM
a la RAM gracias a un contador y posteriormente se mostraron los datos gracias al
contador y el timer.

1.1 Diagrama de estados

En la figura 1 se puede apreciar el diagrama en el que se basa la máquina de
estados, esta empieza con un proceso de copiado ayudándose de un contador y al
termino de este, se enciende el display de siete segmentos y comienza de nuevo
una cuenta para cambiar la dirección del dato mostrado sin embargo ahora se utiliza
un timer de 1 segundo para mostrar cada dato.
Figura 1. Máquina de estados.
2. Análisis de resultados
2.1 Reporte de ocupación de recursos del FPGA
En la figura 2 se pueden apreciar los recursos ocupados por el circuito.

Figura 2. Recursos del FPGA ocupados por el circuito.

2.2 Diagramas RTL para los diferentes niveles de jerarquía

En las figuras del 3 al 9 se pueden apreciar los diagramas RTL del circuito y cada
componente.

Figura 3. Diagrama RTL del circuito.

Figura 4. Diagrama RTL del timer.

 Figura 5. Diagrama RTL de la máquina de estados.

Figura 6. Diagrama RTL de a memoria ROM.

Figura 7.Diagrama RTL de la memoria RAM.

Figura 8. Diagrama RTL del decodificador binario hexadecimal.

 Figura 9. Diagrama RTL del contador.

2.3 Diagrama de tiempo de simulación

Se muestran partes importantes de la simulación en las figuras del 10 a la 13 .

Figura 8. Inicio del proceso de copiado ROM a RAM.

Figura 9.Fin del proceso de copiado de ROM a RAM.

Figura 10. Muestreo de dato controlado por el timer.

Figura 11. Fin del proceso de muestreo de datos.

3. Conclusiones
Fue una práctica muy interesante y óptima para ilustrar el funcionamiento de las
memorias construidas a través de VHDL, en lo personal no había trabajado con ellas
antes así que fue muy interesante, además de que se fortalecieron los
conocimientos de máquinas de estados, contadores y timers Fue una práctica muy
completa.