SISTEMAS DIGITALES II

(ETN-821)
RESUME
N DE
INTRODU
CONTROL
CCION AL
DE
DISEÑO
LECTURA
DE
SISTEMA
S
DIGITALE
S
DOCENTE: Ing. Jorge Leon Gomez.
INTEGRANTES:
ROMERO MELGAR JOSÉ LUIS
LAURA MERCADO EDILSON BYRON
SALCEDO TICONA ALEX
FECHA DE PRESENTACIÓN: 23/09/19
 RESUMEN DE CONTROL DE LECTURA

INTRODUCCIÓN AL DISEÑO DE SISTEMAS DIGITALES

1.1 Introducción

En los últimos 40 años el hardware ha evolucionado exponencialmente, la tecnología ha logrado

fabricar circuitos de cada vez mas alta escala de integración. Un solo chip lleva millones de
transistores. A medida que las aplicaciones se hacen más grandes y complejas, la tarea de diseñar
circuitos digitales Se vuelve más difícil. La mejor manera de manejar la complejidad es ver el circuito
en un nivel más abstracto y utilizar herramientas de software para derivar la implementación de bajo
nivel.

1.2 Tecnologías del dispositivo

Se tiene una variedad de dispositivos digitales, con diferentes tipos de tecnología para que elijamos
al que se acerque a nuestras necesidades. No existe una mejor tecnología, sino que se compensan
por los factores como el costo, poder, áreas de trabajo, etc.

1.2.1 Fabricación de un CI

La longitud de un transistor más pequeño que puede fabricarse, generalmente medido en micras
(una millonésima parte de un metro). A medida que el proceso de fabricación del dispositivo mejoró,
el transistor el tamaño continuó disminuyendo y ahora se acerca a una décima de micra.

Los transistores lograron hacerse más pequeños con el paso de los años; la tecnología de un
dispositivo es el área de silicio utilizada por un circuito, por ello se busca lograr menos área.

El paso básico en la fabricación de IC es construir una capa con un patrón personalizado, un proceso
conocido como litografía. El patrón está definido por una máscara. La tecnología de dispositivos IC
de hoy típicamente consta de 10 a 15 capas, y por lo tanto el proceso de litografía tiene que repetirse
10 hasta 15 veces durante la fabricación de un IC. Similar al quemado de placas pero en este caso
es micro tecnología.

1.2.2 Clasificación de Tecnologías de Dispositivos

Se desarrolló una variedad de tecnologías para la construcción de los circuitos.

En ciertas tecnologías, todas las capas de un dispositivo están predeterminadas y, por lo tanto, el
dispositivo puede prefabricarse y fabricarse como una parte estándar. La personalización de estos se
lo puede lograr, normalmente descargando un patrón de conexión a la memoria interna del
dispositivo o "quemando los fusibles de silicio internos". Por otro lado, algunas tecnologías del
dispositivo necesitan una o más capas para personalizarse para una aplicación particular. La
personalización implica la creación de una máscara personalizada y la fabricación de las capas
estampadas. Entonces la personalización consiste en la programación de estos, mejor dicho la
descripción del hardware de estos quemando los fusible de silicio internos o polarizando los
transistores tipo Mosfet.

Con una comprensión de la diferencia entre ASIC y no ASIC, podemos dividir las tecnologías del
dispositivo en los siguientes tipos:

• ASIC totalmente personalizado

• ASIC de celda estándar

• Gate array ASIC

• Dispositivo lógico complejo programable en campo

• Dispositivo lógico programable en campo simple

• Componentes de IC (SSI / MSI) a pequeña y mediana escala disponibles en el mercado

dispositivos (CPLD) y matriz de compuerta programable en campo (FPGA).

La celda lógica de un dispositivo CPLD es más sofisticada, normalmente consiste en un tipo D flip-
flop y una unidad tipo PAL con términos de producto configurables.

Históricamente, estos dispositivos se denominan genéricamente dispositivos lógicos programables

(PLD). Agregamos la palabra simple para distinguirlos de los dispositivos FPGA y CPLD.
Programable en campo simple Los dispositivos se construyen normalmente como una matriz de dos
niveles. La interconexión de uno o ambos planos se puede programar para realizar una función
lógica expresado en formato de suma de producto.

Los dispositivos incluyen memoria de solo lectura programable (PROM), en el que se puede
programar el plano o; lógica de matriz programable (PAL), matriz lógica programable (PLA), en la que
en ambos planos pueden ser programados. A diferencia de los dispositivos FPGA y CPLD, los
dispositivos lógicos simples programables en campo no tienen una estructura de interconexión
general y, por lo tanto, su funcionalidad está severamente limitada.

Son gradualmente siendo eliminado. ROM, PAL y PLA ahora se utilizan como componentes internos
de un dispositivo ASIC o CPLD en lugar de un chip individual.
Componentes SSvMsl estaban listos antes de la aparición de programables en campo dispositivos, la
única alternativa al ASIC era usar el SSVMSI prefabricado listo para usar componentes. Estos
componentes son piezas pequeñas con funcionalidad fija y limitada. Un ejemplo es la serie de
transistores de la serie 7400 lógica de transistores ("L"), que contiene más de cien partes, que van
desde simples puertas nand a una unidad aritmética de 4 bits. Un sistema personalizado puede ser
diseñado por un enfoque de abajo hacia arriba, construyendo el circuito gradualmente desde el
pequeño existente partes.

En resumen, se revisaron seis tecnologías de dispositivos utilizadas para implementar un sistema

digital personalizado.

1.2.3 Comparación de tecnologías

Tenemos tres tecnologías de dispositivos. Los criterios principales para la selección son: área,
velocidad, potencia y costo. Los primeros tres involucran los aspectos técnicos de un circuito. El
costo se refiere al gasto asociado con el diseño y la producción del circuito, así como la pérdida
potencial de ganancias. Cada tecnología tiene sus fortalezas y debilidades, y la "mejor" tecnología
depende de Las necesidades de una aplicación particular.

Área: El área del chip, un chip más pequeño requiere de menos recursos, simplifica las pruebas y
Proporciona mejor rendimiento. El tamaño del chip depende de la arquitectura del circuito y del
dispositivo. tecnología. La misma función puede ser realizada frecuentemente por diferentes
arquitecturas, con Diferentes áreas y velocidades. Por ejemplo, un circuito de suma puede realizarse
mediante una onda sumador (simple pero lento), un sumador paralelo (complejo pero rápido) o un
sumador de anticipación (en algún lugar entremedio). Una vez que se determina la arquitectura de un
circuito, el área depende en la tecnología del dispositivo. En la tecnología de celda estándar, las
celdas y las interconexiones son personalizado para esta aplicación en particular y no se desperdicia
silicio en una funcionalidad irrelevante. Por lo tanto, el chip resultante está completamente optimizado
y el área es mínima. El circuito tiene que ser construido por celdas base predefinidas y
predeterminadas. Desde la funcionalidad y la colocación de las celdas base no está adaptada a una
aplicación específica, el uso de silicio es no óptimo, el área del circuito resultante es normalmente
más grande que la de una celda estándar chip. En la tecnología FPGA, una parte importante del
silicio se dedica a lograr programabilidad, que introduce una gran sobrecarga. Además, las
funcionalidades de las celdas lógicas y la interconexión se arreglan de antemano y es poco probable
que una aplicación puede ser una coincidencia exacta para la estructura predeterminada. Un cierto
porcentaje de la capacidad. quedará sin utilizar. Debido a los gastos generales y la utilización
relativamente baja, el área del chip FPGA resultante es mucho más grande que el de un chip ASIC.
Debido a la drástica diferencia entre el proceso de fabricación del dispositivo y la diversidad de
aplicaciones, es difícil determinar las áreas exactas de silicio en tres tecnologías.

Velocidad : Un chip con un área más grande es normalmente más lento, debido a su gran capacidad
parasitaria. Dado que un chip de celda estándar tiene una interconexión personalizada y utiliza la
menor área de silicio, tiene el menor retraso de propagación y la mejor velocidad. Por otro lado, un
chip FPGA tiene el peor retraso de propagación. Además de su gran tamaño, la interconexión
programable tiene una resistencia y capacitancia relativamente grandes, lo que introduce aún más
retraso. Como con área de chip, la diferencia de velocidad entre las tecnologías de celda estándar y
matriz de compuerta es mucho menos significativo que eso entre FPGA y ASIC.

Poder: El poder se refiere a la energía consumida por una parte. En ciertas aplicaciones, como
equipo portátil que funciona con baterías, un circuito de baja potencia es de primordial importancia.
En el A nivel de arquitectura, un sistema puede ser rediseñado para reducir el uso de energía. Si lo
mismo Se utiliza la arquitectura, un chip más pequeño, que consta de menos transistores,
generalmente consume menos poder. Por lo tanto, un chip de celda estándar consume la menor
cantidad de energía y un PGA El chip utiliza la mayor potencia. La tecnología de celda estándar es
claramente la mejor opción desde una perspectiva técnica.

En conclusión, se llega a visualizar que el área influye en todas las características de una tecnología,
por ellos se desarrolla tecnología para construir transistores cada vez más pequeños, así se gana
velocidad, poder. Se reduce el área y el costo.

Salcero aquí viene lo tuyo

1.5 TAREAS DE DESARROLLO Y SOFTWARE EDA

El desarrollo de un circuito digital personalizado es esencialmente un proceso de refinación y

validación la función del sistema debe validarse para garantizar que el producto funciona
correctamente y cumple con las especificaciones y los objetivos de rendimiento
Las tareas de diseño del desarrollo de un sistema digital son:
 Síntesis
 Diseño físico
 Verificación
 Pruebas
1.5.1 SINTESIS
La síntesis es un proceso de refinamiento que realiza una descripción con componentes del más bajo
nivel de abstracción La descripción original puede ser en una vista de comportamiento o en una vista
estructural, Así, síntesis deriva una implementación estructural de una descripción de
comportamiento o realiza una descripción del nivel utilizando componentes más finos para que el
proceso sea manejable, la síntesis suele ser dividido en varios pasos más pequeños, cada uno
realizando una transformación específica. Los mayores pasos son:
• síntesis de alto nivel
• síntesis de nivel RT

• síntesis a nivel de puerta

• Mapeo tecnológico
La síntesis de alto nivel transforma un algoritmo en una descripción de nivel RT, que se especifica
explícitamente en términos de operaciones de transferencia de registros.
La síntesis de nivel RT analiza una descripción de comportamiento y deriva la estructura
implementación utilizando componentes de nivel RT.
La síntesis de nivel de puerta similar a la síntesis de nivel RT, excepto que los componentes de
nivel de puerta son utilizados en implementación estructural.
Mapeo tecnológico Es el proceso de mapear en las celdas de la tecnología elegida.
1.5.2 DISEÑO FÍSICO
El diseño físico incluye dos partes principales. La primera parte es el proceso de refinamiento entre
las vistas estructurales y físicas, que derivan un diseño para una descripción de la conectividad.
La planificación del piso deriva diseños en los niveles de procesador y RT. Divide el sistema en
bloques de funciones grandes
Enrutamiento deriva un diseño en el nivel de la puerta. El diseño implica la colocación detallada de
celdas y el enrutamiento de los cables de interconexión.
1.5.3 Verificación
Es el proceso de verificar si un diseño cumple con las especificaciones y el rendimiento que se
desea. Se refiere a la corrección del diseño inicial, así como a la corrección de procesos de
refinamiento durante la síntesis y el diseño físico
La verificación funcional verifica si un sistema genera la respuesta de salida deseada.
Verificación de tiempos verifica si un sistema cumple con su desempeño deseado, que
normalmente se expresan en términos de retraso de propagación máximo o mínimo frecuencia de
reloj.
Métodos de verificación el más utilizado es la simulación, que es el proceso de construir un modelo
de un sistema, ejecutar el modelo con prueba de entrada patrones en una computadora, y examinar
y analizar las respuestas de salida.
1.5.4 PRUEBA
Consisten en realizar la verificación y prueba:
Verificación es el proceso de determinar si un diseño cumple con las especificaciones y los objetivos
de rendimiento. Eso se refiere a la corrección del diseño inicial, así como a los procesos de
refinamiento.
La prueba es el proceso de detectar los defectos físicos de un dado o un paquete que ocurrió
durante la fabricación. Cuando se prueba un dispositivo, ya sabemos que el diseño es correcto y el
propósito de la prueba es simplemente asegurar que esta parte en particular Fabricado
adecuadamente.
1.5.5 SOFTWARE EDA Y SUS LIMITACIONES
El desarrollo de un gran circuito digital es un proceso complicado que involucra algoritmos complejos
y una gran cantidad de datos. El software de la computadora se utiliza para automatizar algunas
tareas. Esto es conocido como automatización de diseño electrónico (EDA).
1.6 FLUJO DE DESARROLLO
El desarrollo de un circuito digital es esencialmente un proceso de refinación y validación, que se
transforma gradualmente una descripción abstracta de alto nivel en una descripción estructural
detallada de bajo nivel.
Otro factor es la tecnología del dispositivo objetivo. Los procesos de fabricación de FPGA y ASIC son
muy diferentes.
Las siguientes subsecciones muestran el flujo de desarrollo típico de tres tipos diferentes.
Tres tipos de los diseños son:
 • Diseño de tamaño medio dirigido a FPGA

• Diseño grande dirigido a FPGA

• Diseño grande dirigido a ASIC

1.6.1 FLUJO DE TAMAÑO MEDIANO DIRIGIDO A UN FPGA

El término de tamaño mediano significa un diseño que no requiere partición y no necesita núcleos IP
prediseñados. Es un circuito con hasta 50,000 puertas. El software de síntesis actual y el software de
colocación y enrutamiento puede procesar efectivamente un circuito de esta complejidad. El flujo de
desarrollo se representa en la Figura 1.4. Está se muestra en tres columnas, que representan una
pista de síntesis, una pista de diseño físico y verificación

1.6.2 Flujo de un diseño grande dirigido a FPGA

Es necesario dividir el circuito en bloques más pequeños y procesar los bloques individualmente.
1.6.3 Flujo de un diseño grande dirigido a ASIC
requisitos adicionales son la inclusión de una pista de prueba y la expansión de la
pista de diseño físico.
1.7 DESCRIPCIÓN GENERAL DEL LIBRO
1.7.1 Alcance
Este libro se centra principalmente en el diseño y síntesis de circuitos de nivel RT. Un subconjunto de
El lenguaje de descripción de hardware VHDL se utiliza para describir el diseño. El libro no es
pretende ser un libro ASIC o FPGA completo.
1.7.2 Objetivo
El objetivo del libro es aprender cómo desarrollar sistemáticamente un nivel RT eficiente y diseños
que se pueden integrar fácilmente en un sistema más grande.