Electrnica Digital II

M. C. Felipe Santiago Espinosa

Introduccin a los Dispositivos Lgicos

Programables en Campo (FPLD)
Octubre / 2014

Dispositivos Lgicos
Digitales
Lgica Digital

Lgica
Programable

Lgica
Estndar

Personalizable

ASIC

(FPLDs)

TTL

CMOS

74xx

4xxx

SPLDs

CPLDs

Micro

Microprocesador

controladores

+ Memoria

FPGAs

Celdas
estndar

Arreglos de
compuertas

Dispositivos Programables
en Campo (FPLD)
Un FPLD consiste de un arreglo de celdas lgicas que pueden ser
interconectadas por programacin, para implementar diferentes
sistemas digitales.
Histricamente, diferentes FPLDs se han
colocado en el mercado:

Programmable Read Only Memory

(PROM)
Programmable Logic Arrays (PLA)
Programmable AND-Array Logic (PAL)
Complex Programmable Logic Devices
(CPLD)
Field Programmable Gate Arrays (FPGA)

Disitivos Programables en
Campo (FPLD)
Los FPLDs pueden ser programados en sitio en segundos o minutos, en
lugar de semanas como ocurre con los Circuitos Integrados de Aplicacin
Especfica (ASIC, Application Specific Integrated Circuits).
Algunos FPLDs disponibles actualmente cuentan con densidades hasta de
2 millones de compuertas. Esta densidad es lo suficientemente alta como
para implementar casi cualquier sistema digital.
Los FPLDs representan un estilo de diseo de bajo-riesgo, donde el precio
de un error en la lgica es pequeo tanto en dinero como en retrasos del
proyecto. Con los FPLDs se obtienen ciclos de diseo rpidos.
Los FPLDs no necesitan ser probados, dado que estn completamente
caracterizados por el fabricante.

Velocidad en los FPLDs

La velocidad de los FPLD es adecuada para muchas aplicaciones,
en algunos dispositivos puede exceder los 200 MHz.
La velocidad de los FPLD nunca alcanzar la velocidad de los
Circuitos ASIC, debido a los recursos para su programacin.
La velocidad de una aplicacin se puede incrementar cambiando el
FPLD por uno con un proceso CMOS ms rpido, sin modificar el
diseo.

Densidad en los FPLDs

La programabilidad de los FPLD requiere de circuitera adicional
que no puede ser usada por los diseadores (Costo en rea).
Sin embargo, la densidad se ha incrementado recientemente
porque la mayora de los fabricantes de FPLDs estn empleando
nuevos procesos CMOS de sub-micras.
Obviamente, la densidad de un FPLA nunca alcanzar a la de un
ASIC.

Tiempo de Desarrollo
en los FPLDs
El tiempo de desarrollo usando FPLDs es
medido en das o semanas, en contraste al
tiempo de desarrollo con ASICs.

FPLD

MPLD

Prototipado y Tiempo de
Simulacin
La verificacin adecuada de un ASIC requiere una extensiva
simulacin antes de solicitar la manufactura.
En contraste, la simulacin con FPLDs es mucho ms simple por el
hecho de que los modelos y sus tiempos de propagacin son
conocidos de antemano.

Muchos usuarios de FPLDs evitan la simulacin de un sistema

completo y optan por una verificacin in-circuit.

Manufactura y Simulacin
Con respeto a la prueba de los circuitos, en los ASICs hay tres tipos
de costos adicionales:
(i)Consideracin de una lgica interna que facilite las pruebas.
(ii)Creacin de programas de prueba.
(iii)Prueba de partes cuando la manufactura ha sido completada.
Los FPLDs tienen una estructura simple y repetible, el programa de
prueba para un dispositivo FPLD es el mismo para todos los diseos
y usuarios de esa parte, el usuario no necesita disear pruebas
especficas.
Los FPLDs son manufacturados y liberados como partes
completamente probadas, listas para la implementacin de diseos.

Modificaciones Futuras
El diseo de un FPLD puede ser modificado simplemente
reprogramando al dispositivo. La reprogramacin puede tomar
segundos o minutos, ya sea fuera de lnea o en lnea (mientras el
sistema est operando).
En contraparte, cada nueva versin de un diseo basado en un
ASIC requiere de una mscara personalizada que cuesta miles de
dlares, lo cual slo es factible si se realizar una produccin
masiva, amortizando el costo entre el total de unidades
manufacturadas.

Riesgo de Inventario
El mismo FPLD puede ser utilizado para diferentes diseos. En
contraste con un ASIC que es utilizado en un slo diseo.
Esto significa que se requiere de un estudio previo para
determinar el volumen de circuitos ASIC a manufacturar, siempre
existe la probabilidad de que sean demasiadas o insuficientes
partes.

No representa un riesgo mantener un volumen alto de FPLDs en

inventario.

Precio de la Lgica Digital

Velocidad,
Densidad,
Complejidad,
Volumen
necesario
para
productos

ASIC

CPLDs
FPGAs

Lgica
Personaliza
ble

SPLDS

Costo de un dispositivo, tiempo de desarrollo de un producto

Dispositivos Programables
en Campo (FPLD)
Requerimiento

Lgica Discreta

FPLD

MCU

ASIC

Velocidad
Densidad
Costo (poco
volumen)
Prototipado &
simulacin
Modificaciones
futuras

Inventario
Herramientas
Muy efectivo

Adecuado

Pobre