100

CIRCUITOS CON MEDIANA ESCALA DE INTEGRACIÓN (MSI)

Existen circuitos lógicos donde las funciones que realizan son muy utilizadas en
los sistemas digitales, y cuyas aplicaciones incluyen:

- Cambiar datos de una forma a otra.

- Tomar datos de un origen y enrutarlos a uno de varios destinos posibles.

- Decodificar datos.

- Hacer despliegues visuales, etcétera.

Un conjunto de estos circuitos lógicos se ha diseñado y construido y están

disponibles en circuitos integrados dentro de las categorías de mediana
escala de integración (MSI) y de gran escala de integración (LSI).

Algunos de estos circuitos son:

- Sumadores completos de 4 bits

- Codificadores.

- Decodificadores.

- Demultiplexores.

- Multiplexores.

- Memorias tipo ROM.

- Arreglos lógicos programables (PLA).

- Comparadores de números.

- Microprocesadores y microcontroladores.

Estos circuitos se definen por su nombre y número de entradas “n” y número de

salidas “m” que tiene la unidad, que indican el tipo y tamaño del circuito que se
va a utilizar y se representan con un diagrama a bloques con el nombre del
dispositivo y su tamaño:

Entradas nombre n x m Salidas

ING. HÉCTOR PIÑA CANALES

 101

CODIFICADORES
Un codificador es un circuito lógico que tiene “2n” o menos líneas de
entrada y “n” líneas de salida. Las líneas de salida generan el código
binario para cada una de las “2n” o menos variables de entrada. Este
tipo de codificadores no se encuentran en circuitos integrados, ya que se
construyen fácilmente con arreglos de compuertas “O”. En estos
circuitos está prohibido que se activen simultáneamente dos o más señales
de entrada ya que la combinación binaria de salida seria errónea.

Por ejemplo, el codificador 8 x 3 o de octal a binario, tiene el siguiente

diagrama a bloques, tabla funcional, funciones y diagrama lógicos:

Diagrama a bloques:

m0
m1 Codificador A
m2
m3 8x3 B
m4
m5 C
m6
m7
Tabla funcional:

Entradas Salidas
Dec. m0 m1 m2 m3 m4 m5 m6 m7 A B C
0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 1
2 0 0 1 0 0 0 0 0 0 1 0
3 0 0 0 1 0 0 0 0 0 1 1
4 0 0 0 0 1 0 0 0 1 0 0
5 0 0 0 0 0 1 0 0 1 0 1
6 0 0 0 0 0 0 1 0 1 1 0
7 0 0 0 0 0 0 0 1 1 1 1

ING. HÉCTOR PIÑA CANALES

 102

Funciones lógicas:

A = ∑ (4,5,6,7)

B = ∑ (2,3,6,7)

C = ∑ (1,3,5,7)

Diagrama lógico:

m0
m1 A = m 4 + m5 + m 6 + m7
m2
m3
m4 B = m2 + m3 + m 6 + m7
m5
m6
m7 C = m1 + m3 + m 5 + m7

Comercialmente existen circuitos integrados codificadores que internamente

tienen arreglos de compuertas, además de las compuertas “O”, en donde si se
aplican simultáneamente dos o más señales a sus entradas, el código binario
que entrega a las salidas corresponderá a la entrada más significativa o de
mayor valor y se les conoce como codificadores de prioridad. Por ejemplo, el
circuito integrado 74147 (codificador de decimal a binario) en donde las
entradas y salidas están complementadas, esto se indica por un circulo en las
entradas y salidas del circuito. como se muestra en la siguiente figura:

m9
m8 A

B
74147
C

D
m0

ING. HÉCTOR PIÑA CANALES

 103

DECODIFICADORES
Un decodificador es un circuito lógico que convierte información binaria
presente en sus “n” líneas de entrada en “m” líneas de salida, donde
“m ≤ 2n” y son llamados decodificadores en línea de “n a m” ó de “n x
m”. El circuito genera “2n” o menos minitérminos de sus “n” variables
de entrada. De acuerdo con la combinación binaria que esté presente
en sus entradas, la salida correspondiente a su minitérmino toma el
valor de “1” y las restantes son “0”. Se representa por un diagrama a
bloques como se muestra en la siguiente figura:

0 0
n 1 Decodificador 1 m
líneas de líneas
de n-2 nxm m-2 de
entrada n-1 m-1 salida
Estos circuitos están construidos con un arreglo de compuertas inversoras y
compuertas “Y” en donde, solo una salida se activa, es decir su salida toma el
valor de “1” lógico y las demás son “0” lógico, para cada código
correspondiente a la combinación binaria presente en sus entradas. Existen
circuitos integrados de este tipo que están construidos con arreglos de
compuertas inversoras y compuertas “No-y”, en estos circuitos la salida que se
activa toma el valor de “0” lógico y las restantes son “1” lógico.

- Ejemplo: El decodificador en línea de 3 x 8 o de binario a octal, tiene el

siguiente diagrama a bloques, tabla funcional y diagrama lógico:

Diagrama a bloques:

m0
m1
A Decodificador m2
m3
B 3x8 m4
m5
C m6
m7

ING. HÉCTOR PIÑA CANALES

 104

Tabla funcional:

Dec. A B C m0 m1 m2 m3 m4 m5 m6 m7
0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
2 0 1 0 0 0 1 0 0 0 0 0
3 0 1 1 0 0 0 1 0 0 0 0
4 1 0 0 0 0 0 0 1 0 0 0
5 1 0 1 0 0 0 0 0 1 0 0
6 1 1 0 0 0 0 0 0 0 1 0
7 1 1 1 0 0 0 0 0 0 0 1

Diagrama lógico:

A B C

m0

m1

m2

m3

m4

m5

m6

m7
ING. HÉCTOR PIÑA CANALES
 105

Por su característica de ser un generador de minitérminos, los circuitos

decodificadores se utilizan junto con arreglos de compuertas externas
para implementar funciones de conmutación.

El procedimiento para implementar funciones lógicas usando un decodificador y

arreglo de compuertas externas (O) tiene los siguientes pasos:

1.- Se expresa(n) la(s) función(es) en su forma canónica de suma de

minitérminos.

2.- De acuerdo al número de variables “n” que tiene(n) la(s) función(es) se

determina el tamaño del decodificador a utilizar: “n x 2n”.

3.- Se dibuja el diagrama a bloques del decodificador con sus entradas y

salidas.

4.- Las variables de la(s) función(es) se conectan a las entradas del

decodificador respetando su orden y secuencia binaria.

5.- Los minitérminos que tiene la(s) función(es) que corresponden a los
minitérminos de salida del decodificador se conectan a las compuertas
externas hasta tener la(s) salida(s) de la(s) función(es), cada función debe
tener su propia salida. Si la función tiene términos irrelevantes estos no son
tomados en cuenta.

Ejemplos:

1.- Un circuito lógico tiene 5 entradas (C2, C1, C0, A, B): donde 3 son de control
(C2, C1 y C0) y 2 de datos (A y B). La función de salida Z(C2, C1, C0, A, B)
depende de los 8 posibles estados de control, de acuerdo con la siguiente
tabla:

Z CONTROL Z
CONTROL
0 ___ 4 A+B
A•B
1 _ 5 _____
B A+B
_ 6 A  B
2 A
3 A•B 7 ______
A  B

Implemente la función de salida Z, utilizando un decodificador y compuertas

externas de 4 entradas.

Solución:
ING. HÉCTOR PIÑA CANALES
 106

Tabla de verdad:

Dec. C2 C1 C0 A B Z
0 0 0 0 0 0 1
1 0 0 0 0 1 1
2 0 0 0 1 0 1
3 0 0 0 1 1 0
4 0 0 1 0 0 1
5 0 0 1 0 1 0
6 0 0 1 1 0 1
7 0 0 1 1 1 0
8 0 1 0 0 0 1
9 0 1 0 0 1 1
10 0 1 0 1 0 0
11 0 1 0 1 1 0
12 0 1 1 0 0 0
13 0 1 1 0 1 0
14 0 1 1 1 0 0
15 0 1 1 1 1 1
16 1 0 0 0 0 0
17 1 0 0 0 1 1
18 1 0 0 1 0 1
19 1 0 0 1 1 1
20 1 0 1 0 0 1
21 1 0 1 0 1 0
22 1 0 1 1 0 0
23 1 0 1 1 1 0
24 1 1 0 0 0 0
25 1 1 0 0 1 1
26 1 1 0 1 0 1
27 1 1 0 1 1 0
28 1 1 1 0 0 1
29 1 1 1 0 1 0
39 1 1 1 1 0 0
31 1 1 1 1 1 1

Función de conmutación:

Z(C2, C1,C0,A,B) = ∑ (0,1,2,4,6,8,9,15,17,18,19,20,25,26, 28,31)

ING. HÉCTOR PIÑA CANALES

 107

Diagrama lógico:

0
1
2
3
4
Decodificador 5
6
7
De 5 x 32 8
9
10
C2 11
12
13
C1 14
15
16
C0 17
18
19
A 20
21
22
B 23
24
25
26
27
28
29
30
31

2.- En un laboratorio de una compañía químico-farmacéutica se elaboran

distintas soluciones a partir de los componentes W, X, Y y Z. Estas sustancias
pesan 800, 400, 200 y 100 mgs. respectivamente. Las soluciones son
depositadas en frascos que se transportan por medio de una banda hasta una
báscula. Si· el peso de la mezcla de componentes es de 500, 700, 800, 1100,
1400 o 1500 mgs, entonces un dispositivo electromecánico después de agregar
un compuesto final sella el frasco y lo separa de la banda. En el resto de los
casos el frasco se deja abierto y se lleva por medio de la banda a una etapa de
procesamiento adicional.

Debido a la forma en que está estructurado el sistema de producción de las

soluciones, no es posible que lleguen a la báscula frascos vacíos, o frascos
que contengan las siguientes mezclas: XY, YZ, WZ y WY.

Determinar la función de conmutación de un circuito lógico que controla el

mecanismo que sella los envases y lo separa de la banda. Implementar la
función usando un decodificador y compuertas externas de 3 entradas.

ING. HÉCTOR PIÑA CANALES

 108

Solución:

Tabla de verdad:

Dec. W X Y Z F
0 0 0 0 0 x
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 x
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 x
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 x
10 1 0 1 0 x
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 1
15 1 1 1 1 1

Función de conmutación:

F(W, X,Y,Z) = ∑ (5, 7, 8, 12, 14,15) + Ф (0, 3, 6, 9, 10)

Diagrama lógico: (Los términos irrelevantes no se toman)

0
1
2
W 3
4
Decodificador 5
X 6
7
De 4 x 16 8
Y 9
10
Z 11
12
13
14
15

3.- Implemente la siguiente función usando un decodificador y compuertas

externas de tres entradas:

ING. HÉCTOR PIÑA CANALES

 109

_ _ _ _ _
F(a,b,c,d) = (b + a  c)(d + a  c)(a + b)(a + d)(c + d)
_ _ _ _ _ _ _ _ _
= (b + (a +c) (a +c))(d + (a +c) (a +c))(a + b)(a + d)(c + d)
_ _ _ _ _ _ _ _ _ _
= (a + b +c)(a + b + c)(a + c + d)(a + c + d)(a + b)(a + d)(c + d)

Normalizada la función, se aplica un método para encontrar la función

canónica. Usando tabla de verdad:

Dec. a b c d F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 0

Función de conmutación:

F(W,X,Y,Z) = ∑ (2, 4, 6, 12, 13,14)

Diagrama lógico:

0
1
2
W 3
decodificador 4
5
X 6
de 7
8
Y 9
4 x 16 10
11
Z 12
13
14
15

ING. HÉCTOR PIÑA CANALES

 110

4.- Implemente la siguiente función usando un decodificador y compuertas externas de

tres entradas:
_ _ _ _ _
f(w,x,y,z) = (x + w x y) z + y (w x + x z)
__ __ _ _
=xz+wxyz+wxy+xyz
y w
z x
1 1
1 1 1 1
1 1

Función lógica y diagrama lógico:

f(w,x,y,z) = ∑ (1, 3, 4, 5, 9, 11, 12, 13)

0
1
2
w 3
decodificador 4
5
x 6
de 7
8
y 9
4 x 16 10
11
z 12
13
14
15

Cuando se van a implementar 2 o más funciones se usa un solo decodificador

y arreglos de compuertas “O” para cada una de las funciones.

5.- Diseñar un sumador completo, usando un decodificador y compuertas

externas.

Dec. A B Ci S Ci+1
0 0 0 0 0 0 S(A,B,Ci) = ∑ (1,2,4,7)
1 0 0 1 1 0
2 0 1 0 1 0 Ci+1(A,B,Ci) = ∑(3,5,6,7)
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1

ING. HÉCTOR PIÑA CANALES

 111

m0
A Decodificador m1
m2 S
B 3x8 m3
m4
C m5 Ci+1
m6
m7

La mayoría de los circuitos integrados decodificadores incluyen una ó más

entradas de activación o habilitación (Enable), para controlar la operación del
circuito.

Por ejemplo, el decodificador en línea de 2 x 4 con una entrada de activación y

construido con compuertas No-Y, tiene la siguiente tabla funcional, diagrama a
bloques y diagrama lógico:

E A B m0 m1 m2 m3
1 X X 1 1 1 1 A o m0
0 0 0 0 1 1 1 Decodificador o m1
0 0 1 1 0 1 1 B o m2
0 1 0 1 1 0 1 2x4 o m3
0 1 1 1 1 1 0
E
A B E

m0

m1
m2

m3

ING. HÉCTOR PIÑA CANALES

 112

Los circuitos decodificadores con entrada de activación pueden conectarse

conjuntamente para formar un circuito decodificador mayor.

Por ejemplo, con dos decodificadores de 3 x 8 con entradas de habilitación o

activadoras conectadas entre si, se forma un decodificador de 4 x 16:

B m0
Decodificador .
C .
3x8 .
D (1) m7

A=E

m8
Decodificador .
.
3x8 .
(2) m15

Cuando “E = 0” el decodificador (1) se habilita y el (2) se inhabilita, es

decir, las salidas del decodificador (2) son todas ceros y las ocho salidas del
decodificador (1) generan los términos 0000 al 0111. Cuando “E = 1” se
habilita, el decodificador (2) y se inhabilita el decodificador (1), con lo que
se generan los términos 1000 al 1111 y las salidas del decodificador (1) son
todas ceros.

DEMULTIPLEXORES
Un demultiplexor es un circuito lógico que recibe información por una sola
línea de entrada (E) y transmite esta información a una de las “2n” líneas
de salida, donde “n” es el número de entradas de selección que tiene el
circuito. A estos circuitos también se les conoce como distribuidor de datos o
de información ya que la información que está presente en su entrada la va a
enviar a uno de los “m” canales o líneas de salida que tiene el dispositivo.

Los demultiplexores se obtienen de los circuitos decodificadores con entrada

de activación, utilizando esta entrada como entrada de información y las
entradas del decodificador se usan como entradas de selección, las salidas del
decodificador son también las salidas del demultiplexor, como se muestra en la
siguiente figura:

ING. HÉCTOR PIÑA CANALES

 113

Demultiplexor 0
E 1
entrada de activación nxm .
o .
entrada de información m-1
0 n-1
.....
n entradas
de selección
Como las operaciones del decodificador y del demultiplexor se obtienen del
mismo circuito, un decodificador con entrada de activación también se le llama
“decodificador/demultiplexor” o “dec/demux”.

Con decodificadores en línea (sin entradas de activación) se pueden obtener

circuitos demultiplexores, usando una de las entradas como entrada de
información y las restantes como entradas de selección. En estos circuitos una
salida presenta la información tal como es recibida en la entrada y en otra
salida la información aparece complementada.

Por ejemplo, con un circuito decodificador en línea de 3 x 8 se obtiene un

circuito demultiplexor de 2 x 4. Dependiendo de la entrada que se escoja como
entrada de información, las salidas de la información en forma normal y
complementada dependerán de los valores que tomen las variables restantes
usadas como de selección.

En este ejemplo se ha tomado a la entrada “c” como entrada de información y

las entradas “a” y “b” serán las entradas de selección como se muestra en el
siguiente diagrama lógico:

ING. HÉCTOR PIÑA CANALES

 114

a b c=E

O O O

m0 = E
a=b=0
m1 = E

m2 = E
a = 0; b =1
m3 = E

m4 = E
a = 1; b = 0
m5 = E

m6 = E
a=b=1
m7 = E

MEMORIA DE SOLO LECTURA (ROM)

Una memoria de solo lectura (ROM) es un circuito lógico combinatorio que

incluye un decodificador y un arreglo de compuertas “O” dentro de una
sola cápsula de circuito integrado. Las conexiones entre las salidas del
decodificador y las entradas de las compuertas “O” pueden especificarse
para cada configuración particular en lo que se conoce como “programando”
la “ROM”.

La “ROM” es esencialmente un dispositivo (acumulador) de memoria en el

cual se almacena un conjunto fijo de información binaria. La información
debe especificarse por el usuario y luego meterse a la unidad para formar el
patrón de interconexión requerida. Las “ROM” vienen con enlaces internos
especiales que pueden estar unidos o abiertos.

ING. HÉCTOR PIÑA CANALES

 115

La interconexión deseada para una aplicación en particular requiere que

ciertos enlaces estén unidos para formar los caminos necesarios del circuito.
Una vez establecido un patrón para una ROM, este permanecerá fijo, aunque
se efectúe un corte de corriente.

Una ROM tiene “n” líneas de entrada y “m” líneas de salida y se le denomina
ROM de 2n x m. Su diagrama a bloques es:

n . ROM . m
. .
entradas 2n x m salidas
Cada combinación de bits de las variables de entrada se llama una
dirección y cada combinación de bits de las líneas de salida se llama una
palabra. El número de bits por palabra es igual al número de líneas de salida
“m”.

Una dirección es esencialmente un número binario que denota un

minitérmino de “n” variables. Por lo que el número de direcciones
diferentes posibles con “n” variables es “2n”, esto es, que se tienen “2n”
direcciones en una memoria

Una palabra solo puede ser seleccionada por una dirección única y como hay
“2n” direcciones diferentes en una ROM, existen “2n” palabras que se dice
están acumuladas o almacenadas en la unidad. La palabra disponible en las
líneas de salida, en cualquier momento depende de la dirección indicada en las
líneas de entrada.

Una ROM se caracteriza por el número de palabras que tiene (2n) y el número
de bits que contiene la palabra (m). Así, por ejemplo, una ROM de 32 x 8,
indica que la unidad consiste en 32 palabras de 8 bits cada una. Para
seleccionar una palabra en particular se hace con 5 líneas de entrada, dado
que con 5 variables se pueden especificar 25 = 32 direcciones o términos
mínimos.

Una ROM se especifica también por el número total de bits que contiene, el
cual es “2n x m”. Por ejemplo, una ROM de 4096 bits puede organizarse como
1024 palabras de 4 bits o 512 palabras de 8 bits cada una, lo que significa que
la unidad tendrá 4 líneas de salida y 10 líneas de entrada o 8 líneas de salida y
9 líneas de entrada

Internamente, la ROM es un circuito lógico con un arreglo de compuertas “Y”

conectadas como un decodificador y un número de compuertas “O” igual al
número de salidas de la unidad. Por ejemplo, una ROM de 32 x 8 tendrá el
siguiente diagrama lógico:
ING. HÉCTOR PIÑA CANALES
 116

A0 m0
direcciónA1 decodificador
de A2
entrada A3 5 x 32
A4 m31

O...O O..O O...O

O...O O..O O...O

256 enlaces ........

F1 F 2 . . . . . . F8
palabra de salida
Las 5 variables de entrada se decodifican en 32 líneas por medio de 32
compuertas “Y” y 5 compuertas inversoras, donde cada salida del decodificador
representa a un minitérmino. Cada una de las 32 direcciones selecciona una y
solo una salida del decodificador. Las 32 salidas están conectadas por medio
de enlaces a cada compuerta “O” estando cada enlace “unido” o “cortado” de
acuerdo con la programación deseada.

Del diagrama lógico de la ROM, se ve que cada salida produce la suma lógica
de todos los minitérminos de las “n” variables de entrada. Al romper los enlaces
de aquellos minitérminos que no se incluyen en una de las funciones “Fi”,
determinará la salida (palabra deseada). La ruptura de los enlaces se refiere a
la programación de la ROM. El diseñador necesita solamente especificar una
tabla del programa ROM que da información para los caminos necesarios que
internamente se deben seguir en la ROM.

Para explicar cómo se programa la ROM, se realizará a través del siguiente

ejemplo:

- Sean las funciones:

F1(A1,A0) = Ʃ(1,2,3)

F2(A1,A0) = Ʃ(0,2)

La tabla de verdad es:

mi A1 A0 F1 F2
0 0 0 0 1
1 0 1 1 0
2 1 0 1 1
3 1 1 1 0

ING. HÉCTOR PIÑA CANALES

 117

La ROM que configura este circuito debe tener 2 entradas y 2 salidas, de tal
manera que su tamaño debe ser de 4 x 2. Para determinar que enlaces deben
romperse y cuales dejarse sin romper, se analiza la tabla de verdad. Aquellos
minitérminos que especifican una salida de “0” no deben tener un camino de
salida a través de una compuerta “O”, así como los minitérminos con salida “1”
deben estar unidos a la compuerta “O”, como se muestra en el siguiente
diagrama:

m0
A0 decodificador m1
m2
A1 2x4 m3
OOOO OOOO
OOOO OOOO

F1 F2
Algunas ROM vienen con una compuerta inversora a la salida de cada
compuerta “O”. Aquí se requiere en la programación de la ROM que se
abran los enlaces que especifican una salida de “1” en la tabla de verdad como
se muestra a continuación:

m0
A0 decodificador m1
m2
A1 2x4 m3
OOOO OOOO
OOOO OOOO

O O

F1 F2

ING. HÉCTOR PIÑA CANALES

 118

El ejemplo anterior demuestra el procedimiento general para ejecutar un

circuito lógico con una ROM. A partir del número de entradas y salidas que
tiene el circuito, se determina primero el tamaño de la ROM, obteniéndose
después la tabla de verdad de programación de la ROM. En la práctica, cuando
se diseña un circuito por medio de una ROM, no es necesario mostrar los
enlaces de las conexiones de las compuertas internas. Todo lo que se tiene
que especificar es el tamaño de la ROM y dar su tabla de verdad. La tabla de
verdad da toda la información para programar la ROM

Ejemplo, diseñar un circuito combinatorio que acepta un número de 3 bits y

genera un número binario de salida igual al cuadrado del número de entrada,
usando una ROM.

n entradas salidas n2
Dec. A2 A1 A0 B5 B4 B3 B2 B1 B0
0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 1 1
2 0 1 0 0 0 0 1 0 0 4
3 0 1 1 0 0 1 0 0 1 9
4 1 0 0 0 1 0 0 0 0 16
5 1 0 1 1 1 0 0 0 1 25
6 1 1 0 1 0 0 1 0 0 36
7 1 1 1 1 1 0 0 0 0 49

De la tabla de verdad se ve que se necesitan 3 entradas y 6 salidas, para todos

los números posibles de salida. También se ve que B0 es igual a A0, por lo que
no es necesario generar B0 con la ROM, lo mismo que B1 que siempre es igual
a “0”. Con lo que solamente se necesitan generar 4 salidas con la ROM.

El tamaño mínimo de la ROM debe tener 3 entradas y 4 salidas, por lo que su

tamaño debe ser de 8 x 4:

Tabla de verdad:
A2 A1 A0 F1 F2 F3 F4 A2 A1 A0
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 1 ROM
0 1 1 0 0 1 0
1 0 0 0 1 0 0 8X4
1 0 1 0 1 1 0 F1 F2 F3 F4 “0”
1 1 0 1 0 0 1
1 1 1 1 1 0 0 B5 B4 B3 B2 B1 B0
ING. HÉCTOR PIÑA CANALES
 119

TIPOS DE ROM

La forma de programar una ROM puede ser de dos maneras diferentes.

La primera se llama programación por máscara y la realiza el fabricante

durante el último proceso de fabricación de la unidad. El procedimiento para
fabricar una ROM requiere que el cliente llene la tabla de verdad según lo que
desea que la ROM satisfaga.

La tabla de verdad debe ser entregada en un formato especial suministrado por

el fabricante, que puede estar en cinta de papel, tarjetas perforadas, cinta
magnética, disco magnético o USB. El fabricante hace la máscara
correspondiente para que los caminos produzcan “unos” y “ceros” de acuerdo
con la tabla de verdad del cliente. Esto es conveniente si se van a fabricar
grandes cantidades del mismo tipo de configuración de la ROM.

La segunda forma de programar una ROM es para pequeñas cantidades y que

resulta más económico es usando un tipo de ROM llamado de “Memoria
programable de solo lectura” o “PROM”.

Las PROM vienen de fabrica con “ceros” o “unos” en cada bit de las palabras
almacenadas. Los enlaces se rompen por medio de pulsos de corriente
eléctrica a través de las terminales de salida de la unidad. Esto permite al
usuario programar la unidad, para lograr la relación deseada entre las
direcciones de entrada y las palabras almacenadas.

Comercialmente, existen dispositivos especiales llamados programadores de

PROM para facilitar la programación de estas memorias.

El procedimiento para programar las memorias ROM y PROM es irreversible y

una vez programadas, el patrón dado es permanente y no puede alterarse.

Un tercer tipo de unidad de memoria es la llamada “PROM borrable

(EPROM)”, estas unidades pueden ser recuperadas a su valor inicial (todos los
bits son “ceros” o “unos”), aunque se hayan programado previamente. Para
volver a la EPROM a sus valores iniciales, se coloca la unidad bajo una luz
ultravioleta especial por un periodo dado de tiempo, la radiación de onda corta
descarga los puentes internos que sirven de contactos. Una vez borrada la
unidad, esta regresa a su estado inicial, para ser reprogramada.

Algunos modelos de este tipo de unidad pueden ser borradas con señales
eléctricas en vez de luz ultravioleta y se les conoce como “ROM
eléctricamente alterable o EAROM”

ING. HÉCTOR PIÑA CANALES