Documentos de Académico
Documentos de Profesional
Documentos de Cultura
FASE 1
Reconocimiento de Sistemas de Numeración y Simplificación de
Funciones Lógicas
Presentado a:
Entregado por:
A) 492 a hexadecimal
492 2
0 246 2
0 123 2
1 61 2
1 30 2
0 15 2
1 7 2
1 3 2
1 1
1 111011002 = 1 EC 16
B) 198 a binario
198 2
0 99 2
1 49 2
1 24 2
0 12 2
0 6 2
0 3 2
1 1
198 = 110001102
C) 237.9 a hexadecimal
237 2
1 118 2
0 59 2
1 29 2
1 14 2
0 7 2
1 3 2
1 1
0.9*2 = 1.8
0.8*2 = 1.6
0.6*2 = 1.2
0.2*2 = 0.4
0.4*2 = 0.8
0.8*2 = 1.6
112 2
0 56 2
0 23 2
1 11 2
1 5 2
1 2 2
0 1
D) 112,11 a binario
0,11*2 = 0,22
0,22*2 = 0,44
0,44*2 = 0,88
0,88*2 = 1,76
0,76*2 = 1,52
0,52*2 = 1,04
0,04*2 = 0,08
0,08*2 = 0,16
0,16*2 = 0,32
112,11 = 1011100.000111000 2
EJERCICIO 2.
2. Convierta los siguientes números a complemento a 2 con el número bits indicados, se debe
colocar el paso a paso del método matemático utilizado.
44 2
0 22 2
0 11 2
1 5 2
1 2 2
0 1
44 = 00 1011 002
11010011+00000001=11010100
62 2
0 31 2
1 15 2
1 7 2
1 3 2
1 1
62 = 001 11 1102
11000001+00000001=11000010
EJERCICIO 3.
EJERCICIO 4.
a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta tabla tendrá
tres entradas (una por cada sensor) y dos salidas (una cuando que indica cuando falla un grupo
y otra para indicar cuando está fallando más de un grupo).
b) Simplifique dicha tabla de verdad usando mapas de Karnaugh y encuentre las expresiones
de las dos salidas.
X =A BC + A B C+ AB C
Y = A B+ A C +B C
c) Implemente en VHDL las expresiones usando el software EDA Playground y por medio de la
simulación verificar el correcto funcionamiento de su circuito. En el informe debe incluir una
impresión de pantalla de la descripción en VHDL y la simulación.
EJERCICIO 5.
Sea la siguiente función Booleana, en donde los primeros términos son los min términos (m) y
los segundos (d) son condiciones libres:
Ubicando los minitérminos, maxitérminos y las condiciones libres en el mapa y agrupando los
maxitérminos para hallar la SOP: