Está en la página 1de 20

ELECTRONICA DIGITAL

PASO 2

PASO 2 - FUNDAMENTACIÓN BÁSICA PARA EL DISEÑO DIGITAL

GRUPO 243004_24

TUTORA: SANDRA MILENA GARCIA.

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD

FACULTAD DE CIENCIAS E INGENIERÍA

SANTIAGO DE CALI, FEBRERO DE 2018


INTRODUCCIÓN
Al hablar de electrónica digital podemos mencionar que estamos ante
el avance más significativo y revolucionario desde que se descubrió la
electricidad y se entró en la era de la revolución industrial.
En este trabajo hemos sintetizado funciones booleanas utilizando
Mapas de Karnaugh que nos han permitido desarrollar fórmulas. Dichas
fórmulas nos han servido para simular circuitos digitales utilizando el
software Vivado.
En dicho software hemos establecidos parámetros del circuito,
generado esquemas y simulaciones, que nos han permitido un mejor
entendimiento del funcionamiento del mismo.
Como parte del mismo trabajo se ha realizado ejercicios de conversión
entre bases numéricas, y la conversión de números enteros positivos
y negativos a complemento a 2.
CONTENIDO DEL INFORME

Ejercicios Resueltos
1. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de
Muñoz):

F( A, B,C , D)   m (0,1,5,7,13,15)

a. Utilizando mapas de Karnaugh encuentre la mínima expresión


Suma de Productos.

F( A, B,C , D)   m (0,1,5,7,13,15)

𝐹(𝐴.𝐵.𝐶.𝐷) = (𝐴 ∗ 𝐵 ∗ 𝐶) + (𝐵 ∗ 𝐷)

b. Utilizando mapas de Karnaugh encuentre la mínima expresión


Producto de Sumas.
𝐹(𝐴.𝐵.𝐶.𝐷) = ∏ 𝑚 (0.1.5.7.13.15)

𝐹(𝐴.𝐵.𝐶.𝐷) = (𝐵 + 𝐶) ∗ (𝐵 + 𝐷) ∗ (𝐴+B)∗ (𝐶 + 𝐷)

c. Implemente en VHDL ambas expresiones usando el software Vivado.


En el informe debe incluir un pantallazo de la descripción en VHDL y la
simulación.
Implementación Vivado 1A
Implementación Vivado 1B
2. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de
Muñoz):

𝐹(𝐴,𝐵,𝐶,𝐷) = ∏(0,1,2,3,6,7,10)

a. Utilizando mapas de Karnaugh encuentre la mínima expresión


Suma de Productos.

𝐹(𝐴.𝐵.𝐶.𝐷) = ∑(𝐵 ∗ 𝐶) + (𝐴 ∗ 𝐶) + (𝐴 ∗ 𝐵) + (𝐴 ∗ 𝐷)

b. Utilizando mapas de Karnaugh encuentre la mínima expresión


Producto de Sumas.

𝐹(𝐴.𝐵.𝐶.𝐷) = ∏(𝐵 + 𝐷) ∗ (𝐴 + 𝐵) ∗ (𝐴 + 𝐶) ∗ (𝐴 + 𝐵 + 𝐶 + 𝐷)

c. Implemente en VHDL ambas expresiones usando el software


Vivado. En el informe debe incluir un pantallazo de la descripción
en VHDL y la simulación.
Implementación En VHDL 2A
Implemente en VHDL 2B
3. Implemente la siguiente función booleana con el menor número de
compuertas lógicas posible (Secciones 2.3 y 2.4 del libro de Muñoz).

G( A, B,C )  A  B  AB C  AC

Sugerencia: Primero halle la tabla de verdad y luego aplique el método


de Karnaugh.

FILA A B C A⨁B 𝐴𝐵𝐶 AC A⨁B+𝐴𝐵𝐶+AC


0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0
2 0 1 0 1 0 0 1
3 0 1 1 1 0 0 1
4 1 0 0 1 0 0 1
5 1 0 1 1 1 1 1
6 1 1 0 0 0 0 0
7 1 1 1 0 0 1 1

Utilizando mapas de Karnaugh encuentre la mínima expresión Suma


de Productos.

𝐹(𝐴.𝐵.𝐶.𝐷) = ∑(𝐴 ∗ 𝐵) + (𝐴 ∗ 𝐵) + (𝐴 ∗ 𝐶)

a. Implemente en VHDL la expresión usando el software Vivado.


En el informe debe incluir un pantallazo de la descripción en
VHDL y la simulación.
4. Sea la siguiente función Booleana, en donde los primeros términos
son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):

F( A, B,C , D)   m (0,1,2,3,12)  d (8,9,10,11)

a. Encuentre la mínima expresión SOP, usando mapas de


Karnaugh.

𝐹(𝐴.𝐵.𝐶.𝐷) = ∑(𝐴 ∗ 𝐵) + (𝐴 ∗ 𝐶 ∗ 𝐷) + (𝐵 ∗ 𝐶 ∗ 𝐷) + (𝐵 ∗ 𝐶 ∗ 𝐷)

+ ((𝐵 ∗ 𝐵) + (𝐴 ∗ 𝐵))

b. Implemente en VHDL la expresión usando el software Vivado.


En el informe debe incluir un pantallazo de la descripción en
VHDL y la simulación.
5. Sea la siguiente función Booleana, en donde los primeros términos
son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):

F( A, B,C , D)   m (2,3,12,13,14)  d (6,7,15)


a. Encuentre la mínima expresión SOP, usando mapas de
Karnaugh.

𝐹(𝐴.𝐵.𝐶.𝐷) = ∑(𝐴 ∗ 𝐶) + (𝐴 ∗ 𝐵) + (𝐵 ∗ 𝐶)

b. Implemente en VHDL la expresión usando el software Vivado.


En el informe debe incluir un pantallazo de la descripción en
VHDL y la simulación
LA SIMULACIÓN ME MUESTRA ESTE ERROR
6. Realice las siguientes conversiones de base 10 a la base indicada
(Secciones 3.3 y 3.5 del libro de Muñoz):
a. 14523,6250 a Hexadecimal

Residuo Entero Divisor Decimal Fracción


14523 16=10 0,6250x16 10= A
0,6875x16 907 11=B
0,6875x16 56 11=B
0,5x16 3 8
3
Hexadecimal

14523,6250 = 38BB10,A
¿Cómo convertir un número Decimal a Hexadecimal con punto
decimal? Tomado de:
https://www.youtube.com/watch?v=IeS9gb20PaU

b. 124,6250 a Binario

211 210 29 28 27 26 25 24 23 22 21 20
2028 1024 512 256 128 64 32 16 8 4 2 1
1 1 1 1 1 0 0

124-64=60 60-32=28 28-16=12 12-8=4 4-4=0


En cada casilla que se hace la resta se coloca un 1. Si se acaba antes,
se coloca cero en las casillas restantes.
Entonces: 124 = 1111100
Hacemos lo mismo con la fracción:

212 211 210 29 28 27 26 25 24 23 22 21 20


4096 2028 1024 512 256 128 64 32 16 8 4 2 1
1 1 0 0 0 0 1 1 1 1 1 1 0

6250-4096=2154 2154-2028=126 126-64=62


62-32=30 30-16=14 14-8=6 6-4=2 2-2=0
Respuesta:
124,6250 = 1111100,1100001111110
c. 25430,1562510 a Hexadecimal

Residuo Entero Divisor Decimal Fracción


25430 16 0.1562510x16 2
0.375x16 1589 6 0.500016x16 8
0.3125x16 99 5 0.000256x16 0
0.1875x16 6 3
6
Hexadecimal

25430,1562510 = 635610,2800
Conversión decimal a binario, octal, hexa.mp4. Tomado de:
https://www.youtube.com/watch?v=Adxz0FtLLCc
d. 153,1562510 a Binario

211 210 29 28 27 26 25 24 23 22 21 20
2028 1024 512 256 128 64 32 16 8 4 2 1
1 0 0 1 1 0 0 1

Parte Entera:
153-128=25 25-16=9 9-8=1 1-1=0
153 = 10011001
Parte Decimal:
221 220 219 218 217 216 215 214 213
2097152 1048576 524288 262144 131072 65536 32768 16384 8192
1 0 1 1 1 0 1 0

212 211 210 29 28 27 26 25 24 23 22 21 20


4096 2028 1024 512 256 128 64 32 16 8 4 2 1
1 0 1 1 1 1 0 0 0 1 1 1 0

1562510-1048576=513934 513934-262144=251790

251790-131072=120718 120718-65536=55182

55182-32768=22414 22414-16384=6030

6030-4096=1934 1934-1024=910

910-512=398 398-256=142

142-128=14 14-8=6 6-4=2 2-2=0

Respuesta:
153,1562510 = 10011001,101110101011110001110

7. Convierta los siguientes números a complemento a 2 con el número


bits indicados (Sección 3.7.2 del libro de Muñoz).
a. −11 con 6 bits
Obtenemos el complemento a 2 de su módulo:
 Módulo de -11 en binario es = 1011
 Con 6 bits sería = 001011
 Invertimos los valores: 110100
 Sumamos 1 01
o ______
o 110101
b. 13 con 6 bits

Se representa en binario natural y se le agregan ceros a la


izquierda por ser positivo:
 Binario de 13 = 1101
 Agregamos los ceros: 001101
c. −16 con 6 bits
Obtenemos el complemento a 2 de su módulo:
 Módulo de -11 en binario es = 10000
 Con 6 bits sería = 010000
 Invertimos los valores: 101111
 Sumamos 1 01
o ______
o 110000

d. −19 con 6 bits


Obtenemos el complemento a 2 de su módulo:
 Módulo de -11 en binario es = 10011
 Con 6 bits sería = 010011
 Invertimos los valores: 101100
 Sumamos 1 01
o ______
o 101101
CONCLUSIONES

Los circuitos lógicos están desarrollados en la base matemática


formada por el álgebra Booleana. Esta implementa una ley que
considera que todos los elementos poseen dos valores “verdadero o
falso” (1 o 0), que son opuestos entre sí. No permite la adopción de
estados intermedios, para ello el algebra booleana utiliza tres
operaciones básicas que son: la complementación lógica, la suma
lógica y el producto lógico, al igual que sus diferentes teoremas,
aplicados en el desarrollo de los ejercicios propuestos por la guía.
Mediante el uso del software VIVADO se llegó a un conocimiento más
pleno de los temas de la unidad a tratar, siendo que dicho software
muestra de un forma gráfica y didáctica el resultado de las
operaciones.
REFERENCIAS BIBLIOGRÁFICAS

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque


usando Lenguajes de Descripción de Hardware. (Capítulos 2 y 3, pp.
19-66). Madrid. Recuperado de:
http://www.etnassoft.com/biblioteca/introduccion-a-los-sistemas-
digitales

Segunda Webconferencia de Electrónica Digital_26-02-2018-8pm.


Tomada de: http://conferencia2.unad.edu.co/ecbti1801_alterna/

Carlos Augusto Fajardo Ariza. Diseño de un circuito combinacional -


Suma de Mintérminos. Tomado de:
https://www.youtube.com/watch?v=ziPj9Yi-suc&t=219s

Unicoos. Mapa de Karnaugh de 4 variables - unicoos tecnología. Tomado


de: https://www.youtube.com/watch?v=XeQR_5zDutM

Carlos Fajardo. Simplificación usando mapas de Karnaught 1 –


YouTube. Tomado de:
https://www.youtube.com/watch?time_continue=33&v=Hg58paTBf9s

Carlos Fajardo. Simplificación con condiciones libres (no importa,


don't care). Tomado de:
https://www.youtube.com/watch?time_continue=7&v=-I_xFYB2E0w

Carlos Fajardo. Video 2: Introducción a VHDL, Circuitos


combinacionales Parte 2. Tomado de:
https://www.youtube.com/watch?v=dK545R-YT58&t=12s