Documentos de Académico
Documentos de Profesional
Documentos de Cultura
INSTITUTO TECNOLÓGICO DE
ORIZABA
DEPARTAMENTO DE
INGENIERÍA
ELECTRÓNICA
SUMADORES
Unidad 1
Equipo 3
Integrant
es:
Borges Sánchez Nahomi #210107??
Ramírez Hernández Ahmed Alí #21010735
Guevara Vásquez José Israel #210107??
Profesor:
Mario Alberto García Martínez
MARCO TEÓRICO
Sumador completo de 4 bits
El sumador de 4 bits recibe 2 pares de 4 bits mediante interruptores, el sumador de 4 bits
entrega como su contraparte de 1 bit está dado en binario.
La entidad del sumador define todas las entradas y salidas como señales de un solo bit. En
la arquitectura los bits de las entradas se agrupan y luego se suman para guardar el
resultado en la señal z.
El método de acarreo nos permite mostrar “10” cuando estamos sumando de un bit.
El sumador completo de 4 bits es el sumador más usado en los diferentes sistemas digitales.
Posee dos números de entrada de cuatro bits cada uno y un bit de acarreo de entrada Co, en
la salida presenta un número de 4 bits y un acarreo de salida C4.
La tabla de verdad del sumador paralelo de 4 bits, es la misma del sumador completo,
debido a que se diseña por etapas, cambiando el Cin por Cn-1 y el Cout por Cn, donde Cn-1
corresponde a Co en la primera etapa y los C1, C2 y C3 son acarreos intermedios, para que
el Cn corresponda a C4.
de, C. (2014, January 26). VHDL Sumador de un bit completo. Retrieved February 15,
http://virtual.umng.edu.co/distancia/ecosistema/ovas/ingenieria_informatica/
circuitos_digitales/unidad_3/medios/documentacion/p3h1.php#:~:text=Sumador
%20paralelo%20de%204%20bits,un%20acarreo%20de%20salida%20C4.
https://academicos.azc.uam.mx/oan/lac/lac_lab04_adder4.pdf