08 Sistemas Secuenciales 2 735054

Universidad de Santiago de Chile
Depto. Ingeniería Eléctrica

Ingeniería Civil en Electricidad
Sistemas secuenciales
Sistemas Lógicos & Computadores
Profesor: M.Cs. Ricardo Navarrete C.
Sistemas Lógicos & Computadores -

1
Profesor: Ricardo Navarrete Cárdenas
1. Introducción
Aprendizaje esperado:
• Explicar el funcionamiento de un latch S-R básico.

• Explicar el funcionamiento de un latch S-R con entrada de habilitación.
• Explicar el funcionamiento de un latch J-K con entrada de habilitación.
• Explicar el funcionamiento de un latch D con entrada de habilitación.

2
2. Introducción
• En este tema se inicia el estudio de los fundamentos de la lógica secuencial.
• Los dispositivos biestables se dividen en dos categorías: flipflops y latches.
• Los biestables poseen dos estados estables, denominados SET (activación) y RESET
(desactivación), en los cuales se pueden mantener indefinidamente, lo que les hace
muy útiles como dispositivos de almacenamiento.
• La diferencia básica entre latches y flip-flops es la manera en que cambian de un

estado a otro.
• Los flip-flops son los bloques básicos de construcción de los contadores, registros y
otros circuitos de control secuencial, y se emplean también en ciertos tipos de
memorias.

3
2. Latch (cerrojo o pestillo)
• El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos

estados (biestable), que se suele agrupar en una categoría diferente a la de los flip-
flops.
• Básicamente, los latches son similares a los flip-flops, ya que son también
dispositivos de dos estados que pueden permanecer en cualquiera de sus dos
estados gracias a su capacidad de realimentación, lo que consiste en conectar
(realimentar) cada una de las salidas a la entrada opuesta.
• La diferencia principal entre ambos tipos de dispositivos está en el método

empleado para cambiar de estado.

6
2. Latch
Latch S-R con NAND, entrada activa a nivel bajo
S R 𝑄𝑛+1 𝑄𝑛+1 Comentario

0 0 1 1 Condición invalida
0 1 1 0 Latch en estado SET
1 0 0 1 Latch en estado RESET
1 1 𝑄𝑛 𝑄𝑛 Lach en estado anterior
(memoriza)
Figura. Diagrama lógico de Latch S-R.
Figura. Diagrama lógico de Latch S-R con NAND.
donde:
S: Set (establecer)
R: Reset (Re-establecer)
7
2. Latch
Latch S-R con NOR, entrada activa a nivel Alto

(memoriza)
Figura. Diagrama lógico de Latch S-R.
Figura. Tabla de Verdad de Latch S-R con NOR.
donde:
S: Set (establecer)
R: Reset (Re-establecer)
8
2. Latch
Aplicación del Latch
Un contacto mecánico , al cerrar genera un rebote en la señal eléctrica.
Figura. Ejemplo de una señal con rebotes. Figura. Imagen de contactos.

9
2. Latch
Aplicación del Latch
Un contacto mecánico , al cerrarse genera un rebote en la señal eléctrica.
Figura. Circuito de un contacto y señal con rebotes. Figura. Aplicación de Latch para suprimir los rebotes.

10
2. Latch
Circuito integrado
El 74LS279 es un cuádruple latch
Figura. Diagrama de pines
Figura. Diagrama lógico

11
2. Latch
El latch S-R con entrada de habilitación
Las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un nivel ALTO
a la entrada de habilitación (EN, enable).
El latch no cambia de estado hasta que la entrada EN está a nivel ALTO pero, mientras que
permanezca en este estado, la salida va a ser controlada por el estado de las entradas S y R. En
este circuito, el estado no válido del latch se produce cuando las dos entradas S y R están
simultáneamente a nivel ALTO.
Figura. Diagrama lógico Figura. Símbolo lógico

12
2. Latch
El latch S-R con entrada de habilitación
(memoriza)
Figura. Tabla de verdad de latch con habilitación ENABLE=1.
Figura. Diagrama lógico de Latch SR.

13
3. Flip-Flop
• Los flip-flops son dispositivos síncronos de dos estados, también conocidos como
multivibradores biestables.
• En este caso, el término síncrono significa que la salida cambia de estado

únicamente en un instante específico de una entrada de disparo denominada reloj
(CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los
cambios en la salida se producen sincronizadamente con el reloj.
• Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de
subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es
sensible a sus entradas sólo en esta transición del reloj.

14
3. Flip-Flop
Flancos de una señal
Figura. Flanco ascendente y descendente de un pulso de reloj.
Figura. Flip flop S R activado con flanco ascendente y flanco descendente.

15
3. Flip-Flop
Flip-Flop SR (Set-Reset)
Figura. Diagrama de Flip-flop SR.
Tabla de verdad de un flip-flop SR disparado por

flanco positivo.

16
3. Flip-Flop
Flip-Flop J-K (Jump-Keep)
• El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente

utilizado.
• El funcionamiento del flip-flop J-K es idéntico al del flip-flop S-R en las
condiciones de operación SET, RESET y de permanencia de estado (no cambio).
• La diferencia está en que el flip-flop J-K no tiene condiciones no válidas como
Ocurre en el S-R.
Figura. Diagrama lógico de de Flip-flop JK.

17
3. Flip-Flop
Flip-Flop J-K
• El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente

utilizado.
• El funcionamiento del flip-flop J-K es idéntico al del flip-flop S-R en las
condiciones de operación SET, RESET y de permanencia de estado (no cambio).
• La diferencia está en que el flip-flop J-K no tiene condiciones no válidas como
Ocurre en el S-R.
Tabla de verdadSistemas
de un flip-flop
Lógicos &JKComputadores
disparado por
- flanco
18
positivo. Profesor: Ricardo Navarrete Cárdenas
3. Flip-Flop
Flip-Flop J-K
• El flip-flop J-K Activo por flanco de subida
• El flip-flop J-K Activo por flanco de bajada Tabla de verdad de un flip-flop JK disparado
por flanco positivo.

19
3. Flip-Flop
Flip-Flop J-K
• Pinout 74HC73 • Diagrama funcional

74HC73

20
3. Flip-Flop
Flip-Flop T (Toggle)
Figura. Flip-flop T disparado por flanco Figura. Flip-flop T activo por flanco de subida
positivo, formado por un flip-flop JK.
Tabla de verdad de un flip-flop T disparado por Figura. Flip-flop T activo por flanco de bajada
flanco positivo.
21
3. Flip-Flop
Flip-Flop D (Delay)
Tabla de verdad de un flip-flop D disparado por

Figura. Flip-flop D disparado por flanco flanco positivo.
positivo, formado por un flip-flop J-K y un
inversor.

22
4. Diagramas de tiempo
• Un Diagrama de Tiempo es una representación gráfica que permite visualizar

los cambios de estado de las señales digitales en el tiempo. La Figura se muestra
el Diagrama de Tiempo correspondiente a la señal de reloj típica, necesaria para
el funcionamiento de los circuitos secuenciales.
Diagrama de Tiempo de una señal de reloj típica

23
4. Diagramas de tiempo
• En la Figura, se muestra el Diagrama de Tiempo correspondiente a un flip flop
tipo T, activado con flanco de bajada y cuya entrada está permanentemente
• conectada a 1, es decir a Vcc.
Diagrama de Tiempo de flip flop T con su entrada T conectado a Vcc.

Puesto que el flip flop actúa con el flanco de bajada de la señal de reloj, en la
Figura, se ha destacado con color rojo cada uno de dichos flancos.
Inicialmente, hemos considerado que la salida Q está en 0 y se mantiene en 0 hasta
que llega el primer flanco de bajada. Cuando ello ocurre y como la entrada T tiene
el valor 1, la salida Q debe cambiar de estado, es decir ponerse en 1. La salida Q se
mantiene en este estado hasta que llega el siguiente flanco de bajada de la señal de
reloj y cuando ello sucede la salida Q debe volver a cambiar de estado, es decir,
ponerse en 0. En consecuencia, Sistemas
la salida Q&estará
Lógicos cambiando
Computadores - de estado cada vez 24
que llega un flanco de bajada de la señal de reloj, tal como se muestra en la Figura.
Ejemplo: Circuito detector de flanco de bajada
1
0
1 0
0 1
1
0
0
CLK
not
In nor
Out nor
T [s]
25
Muchas gracias

27
Ejercicio
Dibuje el diagrama de tiempos correspondiente al siguiente circuito de la figura 1.
Considere que inicialmente las salidas Qa y Qb están en 0.

29
Ejercicio
Determine el Diagramas de Tiempos correspondientes al siguiente circuito
secuencial, además describa sus características. Considere 6 pulsos de reloj y que
las salidas QA y QB están inicialmente en 0

30

08 Sistemas Secuenciales 2 735054

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

08 Sistemas Secuenciales 2 735054

Cargado por

Copyright:

Formatos disponibles

Universidad de Santiago de Chile

Depto. Ingeniería Eléctrica

Profesor: M.Cs. Ricardo Navarrete C.

Sistemas Lógicos & Computadores -

• Explicar el funcionamiento de un latch S-R básico.

Sistemas Lógicos & Computadores -

• En este tema se inicia el estudio de los fundamentos de la lógica secuencial.

• Los dispositivos biestables se dividen en dos categorías: flipflops y latches.

• La diferencia básica entre latches y flip-flops es la manera en que cambian de un

Sistemas Lógicos & Computadores -

2. Latch (cerrojo o pestillo)

• El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos

• La diferencia principal entre ambos tipos de dispositivos está en el método

Sistemas Lógicos & Computadores -

Latch S-R con NAND, entrada activa a nivel bajo

S R 𝑄𝑛+1 𝑄𝑛+1 Comentario

Latch S-R con NOR, entrada activa a nivel Alto

Aplicación del Latch

Un contacto mecánico , al cerrar genera un rebote en la señal eléctrica.

Figura. Ejemplo de una señal con rebotes. Figura. Imagen de contactos.

Sistemas Lógicos & Computadores -

Aplicación del Latch

Un contacto mecánico , al cerrarse genera un rebote en la señal eléctrica.

Sistemas Lógicos & Computadores -

El 74LS279 es un cuádruple latch

Figura. Diagrama de pines

Figura. Diagrama lógico

Figura. Diagrama lógico Figura. Símbolo lógico

Figura. Diagrama lógico de Latch SR.

• En este caso, el término síncrono significa que la salida cambia de estado

Sistemas Lógicos & Computadores -

Figura. Flanco ascendente y descendente de un pulso de reloj.

Figura. Flip flop S R activado con flanco ascendente y flanco descendente.

Sistemas Lógicos & Computadores -

Figura. Diagrama de Flip-flop SR.

Tabla de verdad de un flip-flop SR disparado por

Sistemas Lógicos & Computadores -

• El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente

Figura. Diagrama lógico de de Flip-flop JK.

Sistemas Lógicos & Computadores -

• El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente

• El flip-flop J-K Activo por flanco de subida

Sistemas Lógicos & Computadores -

• Pinout 74HC73 • Diagrama funcional

Sistemas Lógicos & Computadores -

Tabla de verdad de un flip-flop D disparado por

Sistemas Lógicos & Computadores -

• Un Diagrama de Tiempo es una representación gráfica que permite visualizar

Diagrama de Tiempo de una señal de reloj típica

Sistemas Lógicos & Computadores -

Diagrama de Tiempo de flip flop T con su entrada T conectado a Vcc.

Ejemplo: Circuito detector de flanco de bajada

Sistemas Lógicos & Computadores -

Sistemas Lógicos & Computadores -

Sistemas Lógicos & Computadores -

También podría gustarte