Manual de Prácticas

Secretaría/División: Área/Departamento:

Manual de prácticas del

Laboratorio de Dispositivos de
Almacenamiento y de
Entrada/Salida

División de Ingeniería Eléctrica

Departamento de Computación
Semestre 2023-1

Introducción a las memorias.

Práctica 1.
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

Laboratorio de Dispositivos de Almacenamiento y

de Entrada Salida.

Introducción a las memorias.

N° de práctica: 1.

Nombre completo del alumno Firma

_______________________________________________________________________ _____________

Número de brigada: Fecha de elaboración: Grupo:

Elaborado por: Revisado por: Autorizado por: Vigente desde:

2
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

1. Seguridad en la ejecución

Peligro o fuente de energía Riesgo asociado

1 Tensión alterna Electrocución
2 Tensión continua Daño a equipo

Objetivos de la práctica.

- Comprender el concepto de acceso aleatorio y demostrar cómo los

decodificadores proporcionan a la memoria semiconductora esa
capacidad de acceso aleatorio.

- Analizar las diferentes configuraciones de salida que puede presentar una

memoria.

- Entender el funcionamiento de un circuito de bus común.

Introducción.

Las memorias de sólo lectura ROMs y las de lectura escritura RAMs son memorias
de acceso aleatorio (RANDOM ACCESS MEMORY). Esto significa que el tiempo
de acceso es constante para cualquier localidad que se quiera acceder, ya que la
selección se realiza por medio de un bloque direccionador que está integrado por
uno o dos decodificadores. Un decodificador es un circuito combinacional que tiene
“n” entradas y 2n salidas. Una y sólo una de sus múltiples salidas se activa bajo el
control de la dirección de entrada y de la señal de habilitación, logrando así
seleccionar a una localidad de la memoria. La salida puede ser activa baja o activa
alta dependiendo del nivel de voltaje de la línea de salida (“1” ó “0”).

3
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

Los decodificadores y su aplicación son importantes como componentes de

sistemas de memoria, pues como se mencionó le proporcionan a la memoria su
capacidad de acceso aleatorio. En los circuitos integrados de memoria la
decodificación se lleva a cabo comúnmente por transistores de emisor múltiple.
Éstos actúan como una compuerta de “n” entradas, aunque es necesario una etapa
de potencia para activar a todo un renglón de memoria.

Los flip-flops y las compuertas con los que se arman las memorias de tipo estáticas
se fabrican con tecnología TTL de las familias SSI y MSI, como sabemos las
compuertas TTL en todas las versiones vienen en tres tipos diferentes de
configuraciones de salida.

1. Salida colector abierto (Open Collector).

2. Salida poste totémico (Totem Pole).

3. Salida tres estados. (Three States).

Esto influye directamente en el tipo de salida que presentarán los dispositivos de

almacenamiento (memorias), por ello se analizará brevemente su funcionamiento.
El diagrama básico para cada tipo de salida es el que se muestra en la figura 1.

Figura 1. Tipos de salida para la tecnología TTL.

4
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

El inciso “a” de la figura 1, nos muestra el circuito básico de la compuerta NAND con
salida colector abierto. En el que si cualquier entrada es baja, Q3 se pone en corte
por lo que se debe agregar una resistencia externa conectada a Vcc para que la
salida “hale” hacia el nivel alto de voltaje, o la salida actuará como circuito abierto.
Si todas las entradas son altas, ambos Q2 y Q3 conducen y se saturan, por lo que
la salida será menor que 0.2V. Esto confirma las condiciones de operación NAND.

Cabe señalar que la necesidad de conformar lógica alambrada y de construir

sistemas de base común, provocó que los fabricantes no incluyeran la resistencia
RL internamente. Por lo que esta configuración es utilizada con fines muy
especiales, en nuestro caso, formar un bus de datos común a todas las celdas (flip-
flops) de la memoria.

El inciso “b” de la figura 1, muestra la configuración de salida poste totémico llamada

así porque el transistor Q4 está “encima” de Q3. La compuerta TTL poste totémico
es igual a la compuerta de colector abierto, excepto por el transistor de salida Q4 y
el diodo D1. Al comparar este tipo de salida con la de colector abierto vemos que
su tiempo de desactivación es más rápido, esto es debido a que se remplaza el
arranque pasivo de la RL, por un arranque activo con el transistor Q4.

La conexión de lógica alambrada no se permite con circuitos de salida de poste

totémico. Cuando dos circuitos de este tipo se conectan juntos, con la salida de una
compuerta alta y la salida de la segunda baja, la cantidad excesiva de corriente
exigida puede producir suficiente calor para dañar los transistores del circuito.

Hay sin embargo, una clase especial de compuerta tipo poste totémico que permite
la conexión alambrada de las salidas con el propósito de formar un sistema de bus
común. Cuando una compuerta TTL de salida tipo poste totémico tiene esta
propiedad, se le llama compuerta tres estados (o triestado). El inciso “c” de la figura
1, muestra el diagrama del circuito inversor tres estados. Observemos que los
transistores Q6, Q7 y Q8, asociados con la entrada de control forman un circuito
similar a la compuerta colector abierto. Por su parte los transistores Q1aQ5,
asociados con la entrada de datos forman un circuito TTL poste totémico y los dos
circuitos se conectan juntos por medio del diodo D1.

Esta compuerta tiene tres estados de salida: (1) un estado de bajo nivel cuando el
transistor inferior del poste totémico está conduciendo y el superior está en corte;
(2) un estado de nivel alto cuando el transistor superior del poste totémico está
conduciendo y el inferior está en corte y (3) un tercer estado en que ambos
transistores del poste totémico estén inactivos o en corte. Por lo tanto si la entrada
5
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

C es baja, la compuerta se habilita y se comporta como un inversor del valor de

entrada A. Cuando la entrada C es alta, la salida Y presentará el tercer estado, es
decir, un circuito abierto o un estado de alta impedancia, el cual permite una
conexión alámbrica directa de muchas salidas a una línea común.

Desarrollo.

i) Alambrar el decodificador que diseño en el previo conectando a las

salidas leds y resistencias para comprobar visualmente el buen
funcionamiento, llenando la siguiente tabla.

A2 A1 A0 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

ii) Alambre el decodificador 3x8 obtenido a partir de los dos decodificadores

2x4 del circuito integrado 74139. Muestre al instructor su buen
funcionamiento.

- ¿Qué lógica (negativa o positiva) utiliza este decodificador? Explique.

6
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

iii) Armar los dos casos de bus común que se muestran en la figura 2,
utilizando un CI 7401 que contiene compuertas NAND con salidas de
colector abierto. Analice el comportamiento, llene las tablas y explique al
instructor lo que está sucediendo.

A B C D E F Y A B C D E F Y
0 * 0 * 1 1 0 * 0 * 1 1
0 * 1 1 0 * 0 * 1 1 0 *
0 * 1 0 0 * 0 * 1 0 0 *
1 0 0 * 0 * 1 0 0 * 0 *
1 1 0 * 0 * 1 1 0 * 0 *

* No importa * No importa

Figura 2. Principio de bus común utilizando compuertas NAND con salida del tipo
colector abierto.

- ¿Qué representa la salida “Y” del circuito del segundo caso de la figura 2?

- Del circuito del segundo caso de la figura 2, obtenga la ecuación que relaciona la
salida “Y” con las entradas A, B, C, D, E y F.

Material.

1 CI. 74LS139 (Dual Decoder 2 to 4)

1 CI. 7401
Circuitos integrados y material necesario para armar sus circuitos desarrollados en
los incisos 6 y 8 del previo.
Resistencias de 330 ohm, 1K ohm y diodos leds, suficientes.

7
 Manual de Prácticas
División de Ingeniería Eléctrica. Departamento de Computación.

Previo.

1. Explique la familia Lógica Transistor Transistor (TTL). (0.5 punto)

2. ¿Qué configuraciones de salida en tecnología TTL nos permiten conectar a

las celdas de memoria en un bus común? Explique con sus propias palabras
cada una de ellas. (1 punto)

3. Explique ¿qué es el Tiempo de acceso de una memoria? (0.5 punto)

4. Dibuje y explique el diagrama de bloques de una memoria ROM y RAM.

(1 punto)

5. ¿Explique cómo funciona un decodificador, qué función tiene en una unidad

de memoria y cuál es su principal aportación? (1 punto)

6. Realizar el diseño de un decodificador 3 x 8 con líneas de entrada en binario

natural y salidas activadas en nivel bajo (0), empleando solamente
compuertas NAND. (3.5 puntos)

7. ¿A cuántas entradas CMOS puede llevar una salida CMOS, de acuerdo a su

FAN-OUT? (0.5 punto)

8. Investigue la forma de conectar los dos decodificadores 2 x 4 del CI. 74139

para obtener un decodificar 3 x 8. (2 puntos)

NOTA: Cuando se pide realizar el diseño, éste debe ser justificado por medio de la
teoría.