Está en la página 1de 16

INSTITUTO POLITCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERA MECNICA Y ELCTRICA UNIDAD ZACATENCO

INGENIERA ELCTRICA LABORATORIO DE ELECTRNICA III PRCTICA I Generador de Seal de Reloj con: 555, 74LS14 y 74LS132

PROFESOR TITULAR: CARRERA MILLN JOS LUCIANO

FECHA DE PRCTICA: 02 de Febrero de 2012 FECHA DE ENTREGA: 16 de Febrero de 2011

NDICE
1. Objetivos: ............................................................................................................ 1 2.- Consideraciones tericas .................................................................................. 1 2.1 Osciladores fuertemente alineales: ............................................................... 1 2.2 Restricciones de diseo................................................................................. 4 3. Material y equipo necesario ................................................................................ 5 4. Procedimiento ..................................................................................................... 5

4.1 Generador de Reloj con 74LS14 .................................................................. 5 4.1.1 Clculos .................................................................................................. 6 4.1.2 Circuito y Simulacin............................................................................... 6 4.1.3 Resultados. ............................................................................................. 7 4.1.4 Diagrama fisico y oscilograma. ............................................................... 8 4.2 Generador de Reloj con 74LS132 ................................................................ 8 4.2.1 Clculos .................................................................................................. 9 4.2.2 Circuito y Simulacin.............................................................................. 9 4.2.3 Resultados ............................................................................................ 10 4.2.4 Diagrama fsico y oscilograma .............................................................. 11 4.3 Generadorde reloj con 555 .......................................................................... 11 4.3.1 Clculos ................................................................................................ 12 4.3.2 Circuito y Simulacin............................................................................ 12 4.3.3 Resultados ............................................................................................ 13 4.3.4 Diagrama fsico y oscilograma .............................................................. 13 5. Comentarios y aportaciones nuevas. ................................................................ 14 6. Conclusiones..................................................................................................... 14 7. Bibliografa ........................................................................................................ 14 8. Referencias ....................................................................................................... 14

1. Objetivos:

Que al trmino de esta Prctica, el alumno que la apruebe pueda mostrar saber como: a).- Disear un Generador de Reloj (Pulsos Rectangulares) con niveles binarios de salida TTL-LS, para Frecuencias o Factores de Repeticin del Pulso (Pulse Repetition Rate) predeterminados, empleando CIs: 74LS14, 74LS132 y 555. b).- Calcular el Ciclo de Utilidad para cada Frecuencia de Oscilacin del Generador diseado. c).- Calibrar experimentalmente cada Frecuencia de Oscilacin del Generador diseado. d).- Medir experimentalmente el Ciclo de Utilidad, para cada Frecuencia de Oscilacin del Generador diseado. e).- Obtener experimentalmente las curvas de transferencia del 555 y de las compuertas 74LS14 y 74LS132.

2.- Consideraciones tericas Es necesario en muchos circuitos electrnicos digitales, emplear algn tipo de sincronizacin para realizar tareas como: transferencia de datos, control de procesos, etc. Para ello se emplean circuitos generadores de seal del tipo onda cuadrada con ciclo de trabajo que puede ser al 50% u otro valor. Dichos circuitos son en esencia osciladores que proveen una seal generalmente denominada CLOCK (reloj), con niveles lgicos adaptados a la lgica utilizada en cuestin (TTL, CMOS, ECL, etc.).

2.1 Osciladores fuertemente alineales: Dentro de esta clasificacin encontramos a los osciladores del tipo de relajacin. Comnmente se construyen a base de una compuerta inversora y componentes externos del tipo resistencia capacitor, a fin de lograr mediante tcnicas de carga y descarga de este ltimo, generar transiciones de un nivel lgico a otro en forma peridica, en tiempos perfectamente definidos y ajustables. En la figura 1 vemos un ejemplo de esto: 1

Figura 1 El tipo de entrada de estas compuertas debe ser del tipo Schmitt Trigger. Este arreglo provee una buena conformacin de la seal de salida ya que la curva de transferencia de tales dispositivos es como se muestra en la figura 2.

Figura 2 Se observa que existe una zona de histresis en la tensin de entrada. Si partimos por ejemplo con la seal de entrada desde Vdd hacia 0V, la salida empieza en estado lgico 0y dicha seal de entrada deber disminuir por debajo de un determinado nivel de tensin Vt (+) para que la salida vaya a 1. As mismo si se quiere que la salida pase al otro estado (0 lgico) ser necesario que la entrada se incremente hasta un nivel por arriba de Vt(-) A diferencia de una compuerta comn, esta zona de histresis ayuda a que el circuito sea menos inmune al ruido. En la figura 3 se muestran dos grficos donde se puede apreciar como responde la salida a cambios en la entrada para dos casos diferentes: 2

Figura 3

Se grafica para este caso en vez de un inversor una compuerta NAND de dos entradas. Si la misma tiene la entrada denominada aqu control en 1 lgico, cumple la misma funcin que el inversor. Se muestra tambin en la figura los diagramas de tiempo que corresponden a las entradas de control y de realimentacin como as tambin la salida del oscilador, Vout.

Figura 4 El circuito astable original que se disea con el temporizador 555 no permite obtener t1 = t2. Este siguiente circuito, con la ayuda de unos elementos adicionales diodos (D1 y D2) y haciendo que las resistencias R = R' logra este cometido. El circuito permite generar una onda cuadrada con t1 = t2, aplicando t = 0.693 RC solamente, no as con t1 = 0.693 R1C y t2 = 0.693 (R1+R2) donde t1 = t2. 3

Los tiempos de carga y descarga del condensador son iguales.

Figura 5 Oscilador aestable con un temporizador 555 donde t1 = t2 2.2 Restricciones de diseo Si bien parece que la eleccin de los valores de R y C es arbitraria, existen algunas consideraciones de diseo que hay que tener en cuenta. - Existe un valor mnimo de R a fin de limitar la corriente que circula por el capacitor, la cual no deber superar la corriente mxima admisible por la salida de la compuerta. - Existe un valor mnimo de capacidad dada por la propia capacidad interna que el dispositivo tiene a su entrada (de aprox. 5pF en CMOS y 15pF en TTL). - No conviene un valor muy grande de capacidad debido a que en general son muy dependientes con la temperatura y pueden tener resistencias de prdidas elevadas. - No conviene resistencias elevadas (de varios Megaohms) en la realimentacin entre la entrada y la salida debido a que pueden volverse comparables con las impedancias de entrada y salida de la compuerta. En TTL LS (compuerta 74LS132 cudruple NAND Schmitt de dos entradas) la mxima frecuencia de operacin est en algo menos de 20MHz. Otro tema a tener en cuenta es el de la estabilidad en frecuencia, es decir, la capacidad del oscilador para mantener la frecuencia de oscilacin estable dentro de un dado margen respecto de la frecuencia nominal. La estabilidad de la frecuencia depende principalmente de la variacin que sufren los componentes con la temperatura. La resistencia es un elemento que aumenta su valor con la misma al igual que el capacitor. 4

3. Material y equipo necesario CI LM555 Compuerta 74LS14 Compuerta 74LS132 1 Juego de Resistencias diferentes valores. Capacitores de acuerdo a la tabla I. 1 Osciloscopio digital. 1 Multmetro digital.

4. Procedimiento 4.1 Generador de Reloj con 74LS14 1. Disear un Generador de Reloj (Pulsos Rectangulares) para dos Frecuencias de Operacin Fijas; como el mostrado en la Figura 1.1. Utilizar para este diseo, una compuerta lgica integrada con entrada Schmitt 74LS14 de acuerdo a los datos anotados en la Tabla 1.1. Poner un circuito de Red de carga a la compuerta para condiciones de mxima carga (20 ULs). 2. Con ayuda del osciloscopio, ajustar experimentalmente l perodo de cada frecuencia de operacin, en la salida Q del propio Generador. Una vez calibradas cada una de las cuatro frecuencias, hacer las mediciones correspondientes para llenar la Tabla 1.2 3. Realizar los clculos correspondientes de acuerdo al nmero de mesa y valor de capacitor correspondiente, medir la capacitancia y cuando se ajuste a la frecuencia deseada, el valor de la resistencia, reportarlo en la tabla. 4. Para la frecuencia 1 y 2 , dibujar las seales de entrada (en sincrona) en el capacitor y en la salida Q de la Seal de Reloj diseado.

Tabla 1.1 Valores correspondientes al equipo 2

Mesa (Equipo) Frec. 1 Onda Rect. (KHz) C X2(nFd) Frec. 2 Onda Rect. (KHz) CX1 (nFd)

2 8 120 155 2.2

4.1.1 Clculos

4.1.2 Circuito y Simulacin.

C2 120nF C1 0 2.2nF

J1 3 Key = A J2 5 Key = C R1 981 6 14 R3 1k 50% U1A Key=A 74LS14D 2 V1 5V U1B 1 74LS14D

R2 2762

13

R5 479.48

U1C 11 74LS14D

J3 12 Key = A

D1 1N4148

10

D2

D3 1N4148 7

1N4148

R4 8.5k D4 1N4148 0

Figura 6 Circuito de generador de Pulsos Rectangulares con dos Frecuencias, 74LS14.

Figura 7 Simulacin frecuencia 1

Figura 8 Simulacin frecuencia 2

4.1.3 Resultados. Tabla 1.2 Reporte de Mediciones y clculos de acuerdo a la Frecuencias solicitadas en cada una de las mesas compuerta 74LS14.

Tq
fql= 6.41 KHz fq2= 188 KHz

tH 119 s 3.88 s Texp

tL 37 s 1.37 s KH KH 119 s 3.88 s

C. U. 76.28% 73.20% KL KL 37 s 1.37 s

Cnom 104 222 KT KT 156s 5.3 s

Cmed 106 nF 2.8 nF VLT VLT 1.6 V 1.6 V

Rcom 981 2761 VUT

156s 5.3 s Rmed

Rmed

exp

VUT

fql= 6.41 KHz fq2= 188 KHz

980 2760

156s 5.3 s

0.7 V 0.7 V

4.1.4 Diagrama fisico y oscilograma.

Figura 9 Diagrama fisico

Figura 10 Oscilograma

4.2 Generador de Reloj con 74LS132 1. Disear un Generador de Reloj (Pulsos Rectangulares) para dos Frecuencias de Operacin Fijas; Utilizar para este diseo, una compuerta lgica 74LS132, de acuerdo a los datos anotados en la Tabla 1.1. Poner un circuito de Red de carga a la compuerta para condiciones de mxima carga (20 ULs). 2. Con ayuda del osciloscopio, ajustar experimentalmente l perodo de cada frecuencia de operacin, en la salida Q del propio Generador. Una vez calibradas cada una de las cuatro frecuencias, hacer las mediciones correspondientes para llenar la Tabla 1.3 3. Realizar los clculos correspondientes de acuerdo al nmero de mesa y valor de capacitor correspondiente, medir la capacitancia y cuando se ajuste a la frecuencia deseada, el valor de la resistencia, reportarlo en la tabla. 4. Para la frecuencia 1 y 2 , dibujar las seales de entrada (en sincrona) en el capacitor y en la salida Q de la Seal de Reloj diseado.

4.2.1 Clculos

4.2.2 Circuito y Simulacin

C2 120nF C1 2.2nF

J1 R1 Tecla = A J2 R2 Tecla = C 3437 V1 5V 74LS132D 74LS132D 1221 R3 2k 50% Key=A

U2A

U3A

R5 479.48

U1A 74LS132D

J3 Tecla = A

D1 1N4148 R4 8.5k

D2 1N4148

D3 1N4148

D4 1N4148

Figura 11 Circuito de generador de Pulsos Rectangulares con dos Frecuencias, 74LS132.

Figura 12 Simulacin frecuencia 1

Figura 13 Simulacin frecuencia 2

4.2.3 Resultados Tabla 1.3 Reporte de Mediciones y clculos de acuerdo a la Frecuencias solicitadas en cada una de las mesas compuerta 74LS132.

Tq
fql= 4.75 KHz fq2= 183 kHz

tH 139 s 3.3 s Texp

tL 73 s 1.99 s KH KH 139 s 3.3 s

C. U. 34.11 % 60.55 KL KL 73 s 1.99 s

Cnom 104 222 KT KT 214 s 5.45 s

Cmed 106 nF 2.8 nF VLT VLT 1.7 V 1.7 V

Rcom 1221 3437 VUT

214 s 5.45 s Rmed

Rmed

exp

VUT

fql= 4.75 KHz fq2= 183 kHz

1220 1350

214 s 5.45 s

0.9 V 0.9 V

10

4.2.4 Diagrama fsico y oscilograma

Figura 14 Diagrama fisico

Figura 15 Oscilograma

4.3 Generadorde reloj con 555 Armar el Generador de Seal de Reloj diseado y con ayuda del osciloscopio, ajustar experimentalmente l perodo de cada frecuencia de operacin destinada al equipo, en la salida terminal 3 del circuito integrado LM555. Una vez calibrada a la frecuencia, hacer las mediciones correspondientes para llenar la Tabla 1.5. Tabla 1.4 Fijacin de valores para el Diseo de la Seal de Reloj con el 555, para una frecuencia fija empleando un arreglo de capacitores (no ms de tres).

Mesa (Equipo) Frec. 1 (Hz)


CX (ufd)

2 870
0.24

11

4.3.1 Clculos

4.3.2 Circuito y Simulacin


VCC 5V

R1 277
RST DIS THR

A1
VCC OUT

D1 1N914

D2 1N914

TRI CON GND

R2 3.3k

R3 2.7k 555_VIRTUAL

C1 0.24F

C2 0.1F

Figura 16 Circuito de generador de Pulsos Rectangulares 555

Figura 17 Simulacin de frecuencia y capacitor

12

4.3.3 Resultados Tabla 1.5 Reporte de Mediciones y clculos de acuerdo a la Frecuencias solicitadas en cada una de las mesas utilizando el LM555. Tq
fql= 1.05 KHz

tH 446 s Texp

tL 503 s

C. U. 46.99 %

Cnom 224

Cmed 0.15 F

Rcom 3.3 K y 277 VUT

949 s Rmed

Rmed

exp

KH KH 446 s

KL KL 503 s

KT KT 949 s

VLT VLT

VUT

fql= 1.05 KHz 3.3 K y 280

949 s

4.3.4 Diagrama fsico y oscilograma

Figura 18 Diagrama fsico

Figura 19 Oscilograma

13

5. Comentarios y aportaciones nuevas. Consideramos que el desarrollo de esta practica debera abarcar mas de una sesin experimental, el tiempo de una no es necesario para completar los tres circuitos. 6. Conclusiones. Snchez Hernndez Gerson

Esta prctica nos ha permitido construir y probar 3 diferentes circuitos osciladores, esto es de gran importancia para la electrnica digital, pues a partir de estos pulsos generados es que funciona la electrnica digital. El haber armado diferentes circuitos osciladores nos demuestra que no necesitamos estar atados a una sola forma de generar las seales y tambin que cada circuito presenta caractersticas propias que se pueden aplicar en diferentes casos o necesidades. Tambin logramos percatarnos que la ausencia de valores exactos en nuestros capacitores interviene en el resultado de la frecuencia de la seal y el valor calculado.

Snchez Rodrguez Fernando

Los circuitos ocupados son elementos electrnicos que se emplean para generacin, adems de su bajo costo. El 555 es conocido como temporizadores ya que transforman una seal contina a una que es cuadrada, a estas mediante los capacitores es posible controlar el periodo y as poder dar una aplicacin prctica a estas variaciones de frecuencia que se tienen. Las otras dos compuertas tienen la posibilidad de generar dos seales respectivamente controladas con los capacitores y de igual forma controlar el periodo pero en cambio al 555, en estos circuitos es posible obtener dos seales pero una inversa de la otra, y con ello estas tienen la facilidad de invertir la seal en un mismo circuito.

7. Bibliografa Electrnica Teora de circuitos Robert Boylestad y Louis Nashelsky Editorial Pearson educacin, 2003

8. Referencias Circuitos Generadores de Reloj. Departamento de Electrotecnia Facultad de Ingeniera Universidad Nacional de La plata

14

También podría gustarte