MANUAL DE DEL LABORATORIO DE

PRCTICAS

CIRCUITOS LGICOS
PROGRAMA EDUCATIVO INGENIERIA EN ELECTRONICA Y COMUNICACIONES

ACADEMIA DE ELECTRNICA DIGITAL

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

INDICE
Contenido Practica 1 Compuertas lgicas. Practica 2 Motores, leyes y teoremas. Practica 3 Sumador de 2 bits y mapas de Karnaugh. Practica 4 Detector de paridad. Practica 5 C.I. 7447 y el display de nodo comn. Practica 6 Circuito restador de un digito. Practica 7 C.I. 555. Practica 8 Transmisin serie. Pg. 3 7 10 13 16 19 21 23

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 1 COMPUERTAS LGICAS

I. OBJETIVO: Introducir al alumno al manejo de las compuertas lgicas en general. En este sentido el alumno comprobar prcticamente el funcionamiento de algunas de las compuertas lgicas ms usadas en base a las tablas de verdad correspondientes, adems analizara los diferentes voltajes y corrientes que tienen lugar en ellas. II. INTRODUCCIN: Las compuertas lgicas son circuitos electrnicos que operan con una o mas seales de entrada para producir una seal de salida. En los sistemas digitales, las seales elctricas, que podran ser voltajes o corrientes, existen con uno de dos valores reconocibles. Los circuitos operados por voltajes responden a dos niveles de voltajes distintos que representan una variable binaria cuyo valor es 1 lgico o 0 lgico. Por ejemplo, un sistema digital dado podra definir el 0 lgico como una seal de 0 volts, y el 1 lgico, como una seal de 4 volts. En la prctica, cada nivel de voltaje tiene un intervalo aceptable. Las terminales de entrada de los circuitos digitales aceptan seales binarias dentro el intervalo permisible y responden en las terminales de salida binarias que estn dentro del intervalo especificado. Cualquier informacin deseada para computacin o control se puede manipular haciendo pasar seales binarias por diversas combinaciones de compuertas lgicas, y cada seal representa una variable binaria dada. Por ltimo; las compuertas son bloques de hardware que producen seales de salidas equivalentes al 1 lgico o al 0 lgico cuando se satisfacen los requisitos lgicos de entrada. III. EQUIPO: Multmetro digital. Fuente de CD.

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

IV. V.

MATERIAL: 1 metro de cable UTP. Protoboards. C.I. (7432, 7408, 7404, 7400, 7402, 7486). LEDS. Set de resistencias de 330. 1 DIP SWITCH. DESARROLLO: a) Tablas de verdad.

1. Busque las hojas de datos de los C.I. a utilizar, a fin de conocer las correspondientes tablas de verdad de cada uno de ellos. 2. Inserte los C.I. en los protoboards de manera que estos queden bien distribuidos y proceda a polarizarlos. (Cualquier duda preguntar al catedrtico). 3. Conecte los LEDS a la salida de cada compuerta. 4. Compruebe el funcionamiento de cada C.I. basndose en las tablas de verdad correspondientes. Es decir, vare el valor de las entradas segn el nmero de combinaciones posibles y observar si el LED enciende o apaga de acuerdo a la tabla de verdad correspondiente. Comente sus observaciones.

b) Mediciones de voltajes y corrientes. 1. Utilizando los mismos C.I. del inciso anterior conecte cada compuerta de acuerdo al siguiente esquema y proceda a medir las corrientes y voltajes correspondientes. Complete la tabla 1.1.

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ
XMM1 +5v 1 VIH VOH 2 0 0 0 XMM2 Ampermetro +5v 4 0 0 0 IIH IOH 5 0 6 IIL IOL7 XMM3 Ampermetro 8 Vlmetro 0 0 VIL VOL 0 XMM4 Vlmetro

Figura 1.1.

VI.

OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a

manera de apndice).

1. Qu significan las diferentes nomenclaturas que poseen las distintitas compuertas lgicas? Explique la diferencia entre un 74LS08 y un 74H08 por ejemplo. _____________________________________________________________ _____________________________________________________________ ___________________________________ 2. Mencione 2 razones por las cuales una compuerta lgica no coincida con su tabla de verdad. _____________________________________________________________ _____________________________________________________________ __________________________________ 3. Complete la tabla:
VIH AND OR NOT NAND NOR XOR Tabla 1.1. Mediciones de corriente y voltaje. 5 VOH VIL VOL IIH IOH IIL IOL

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

VII.

CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 2 MOTORES, LEYES Y TEOREMAS

I. OBJETIVO: Simular el control de dos motores de un robot el cual contiene 4 sensores; a fin de que el alumno compruebe y aplique las leyes y teoremas de reducciones Booleanas. II. INTRODUCCIN: Una funcin Booleana est representada mediante variables algebraicas que pueden tomar el valor de 1 y 0 lgico respectivamente. El algebra booleana, al igual que todos los sistemas matemticosdeductivos, se define como un conjunto de elementos y varios axiomas o postulados no demostrados. Los postulados de un sistema matemtico constituyen los supuestos bsicos a partir de las cuales es posible deducir reglas, teoremas y propiedades del sistema. En la actualidad, el lgebra Booleana se aplica de forma generalizada en el mbito del diseo electrnico. Claude Shannon fue el primero en aplicarla en el diseo de circuitos de conmutacin elctrica biestables, en 1938. III. EQUIPO: Multmetro digital. Fuente de CD. IV. MATERIAL: 1 metros de cable UTP 1 DIP SWITCH. 1 Protoboard. Set de C.I. (Varios). Set de resistencias de 330. LEDS.

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

V.

DESARROLLO:

1. Realice una tabla de verdad de acuerdo al siguiente enunciado:

Se requiere disear un sistema de navegacin para controlar 2 motores de un robot, el cual contiene 4 sensores de contacto colocados a los lados. Cuando el sensor es 1 indica que hubo choque y si es 0 indica que no hay obstculos.
2. Utilizando la tabla de verdad anterior proceda a simplificar las funciones al mnimo, utilizando algebra booleana. 3. Despus de haber simplificado las funciones, utilice estas para realizar el diagrama lgico. 4. Arme el diagrama anterior y compruebe si funciona de acuerdo a su desarrollo. VI. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

1. Complete la tabla de verdad:

ENTRADA DE DATOS D C B A MOTOR IZQ. F1 MOTOR DER. F2

Tabla 2.1. Tabla de verdad de 2 motores.

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

2. Escribe las funciones simplificadas (El anlisis completo deber anexarse al final de la prctica): _____________________________________________________________ _____________________________________________________________ _____________________________________ 3. Dibuje el diagrama lgico de la funcin simplificada y dibuje otro de la funcin sin simplificar, anexe todo esto al final de la prctica. VII. CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 3 SUMADOR DE 2 BITS Y MAPAS DE KARNAUGH

I. OBJETIVO: Realizar un circuito sumador de 2 bits; a fin de que el alumno compruebe que el mtodo de Mapas de Karnaugh facilita tambin la reduccin de una funcin. II. INTRODUCCIN: Existe un mtodo en el cual se puede simplificar una funcin Booleana representando los MINTERMINOS y MAXTERMINOS denominada mapas de Karnaugh. Este mtodo pone de manera grafica los estados altos y bajos de una funcin mediante la ayuda del cdigo Gray, la simplificacin se hace horizontal y vertical en el mapa. A continuacin se detallan algunas reglas: 1. Los lazos de minterms (MINTERMINOS) o maxterms (MAXTERMINOS) son con base en la potencia del sistema binario. 2. Los lazos van a ser horizontales y verticales; los diagonales no estn permitidos. Aunque si estn permitidos los verticales y horizontales que lleguen al final de la fila o la columna, y vuelvan a enlazarse otra vez al inicio, o viceversa. 3. En un lazo las variables que cambien se deben eliminar. Las variables que no cambien se deben representar en dicho lazo. Estas variables sern positivas o negativas, positivas si dicho lazo que no cambia es un 1, negativas si es 0. 4. Hacer la menor cantidad de lazos o grupos con la mayor cantidad de maxterms y minterms. Estos lazos solo pueden estar formados por potencias de 2, por lo tanto los grupos sern de 2^1 o 2^2...2^n, mientras 2^n sea ms pequeo que el nmero total de posiciones en la tabla.

III.

EQUIPO: Multmetro digital. Fuente de CD.

10

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

IV.

MATERIAL: 1 metros de cable UTP 1 DIP SWITCH. 1 Protoboard. Set de C.I. (Varios). Set de resistencias de 330. LEDS.

V.

DESARROLLO:

1. Realice una tabla de verdad que representa la suma de 2 bits. 2. Utilizando la tabla de verdad anterior proceda a simplificar las funciones al mnimo, utilizando los Mapas de Karnaugh. 3. Despus de haber simplificado las funciones, utilice estas para realizar el diagrama lgico. 4. Arme el diagrama anterior y compruebe si funciona haciendo algunas sumas de prueba. VI. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

1. Complete la tabla de verdad:

F1

F2

F3

F4

11

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

Tabla 3.1. Tabla de verdad de un sumador de 2 bits.

2. Escribe las funciones simplificadas (El anlisis completo deber anexarse al final de la prctica): _____________________________________________________________ _____________________________________________________________ _____________________________________ 3. Dibuje el diagrama lgico de la funcin simplificada y dibuje otro de la funcin sin simplificar, anexe todo esto al final de la prctica. VII. CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ____________________________________________________

12

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 4 DETECTOR DE PARIDAD

I. OBJETIVO: Disear un circuito lgico para detectar el bit de paridad de una transmisin de 4 bits, a fin de introducir al alumno al campo de las transmisiones digitales. II. INTRODUCCIN: La operacin aritmtica deteccin de paridad consiste en sumar todos los unos existentes en una cierta combinacin de unos y ceros para determinar si dicho nmero de unos es par o impar. Se emplea generalmente en la recepcin de mensajes de n bits codificados, para establecer si pertenecen o no a un cdigo cuya paridad es conocida. III. EQUIPO: Multmetro digital. Fuente de CD. IV. MATERIAL: 1 metros de cable UTP 1 DIP SWITCH. 1 Protoboard. Set de C.I. (Varios). Set de resistencias de 330. LEDS.

V.

DESARROLLO:

1. Realizar la tabla de verdad que corresponda a la deteccin de paridad en una transmisin de 4 bits. 2. Utilizando la tabla de verdad anterior proceda a simplificar las funciones al mnimo, utilizando el mtodo que prefiera.
13

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

3. Despus de haber simplificado las funciones, utilice estas para realizar el diagrama lgico. 4. Arme el diagrama anterior y compruebe si funciona haciendo algunas detecciones de paridad. VI. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

1. Complete la tabla de verdad: D C B A F1

Tabla 4.1. Tabla de verdad de un detector de paridad simple.

2. Escribe las funciones simplificadas (El anlisis completo deber anexarse al final de la prctica): _____________________________________________________________ _____________________________________________________________ _____________________________________ 3. Dibuje el diagrama lgico de la funcin simplificada y dibuje otro de la funcin sin simplificar, anexe todo esto al final de la prctica.
14

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

VII.

CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ____________________________________________________

15

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 5 C.I. 7447 Y EL DISPLAY DE ANODO COMUN

I. OBJETIVO: Determinar los segmentos de un display de nodo comn y conectarlo con un C.I. 7447, a fin de familiarizarse con este arreglo que ser utilizado en prcticas posteriores. II. INTRODUCCIN: Decodificador. Un decodificador es un circuito lgico combinacional, que convierte un cdigo de entrada binario de N bits en M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. Puesto que cada una de las entradas puede ser 1 o 0, hay 2N combinaciones o cdigos de entrada. Para cada una de estas combinaciones de entrada slo una de la M salidas estar activada 1, para lgica positiva; todas las otras salidas estarn en 0. Muchos decodificadores se disean para producir salidas 0 activas, lgica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto ltimo se indica siempre por la presencia de pequeos crculos en las lneas de salida del diagrama del decodificador. nodo comn. En el display nodo comn, todos los nodos de los diodos LED unidos y conectados a la fuente de alimentacin. En este caso para activar cualquier elemento hay que poner el ctodo del elemento a tierra a travs de una resistencia para limitar la corriente que pasa por el elemento.

III.

EQUIPO: 1 Multmetro digital. 1 Fuente de C.D.

16

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

IV. V.

MATERIAL: 1 Display nodo comn. 1 Protoboard. Set de resistencias de 333 y 10 k . 1 C.I. 7447. 1 DIP SWICTH. DESARROLLO:

1. Coloque la terminal GND (tierra) a una terminal del display y VCC (5v) conctela a una resistencia de 330 en serie para conectar otro extremo de una de las terminales del display. 2. Empiece a cambiar la terminal positiva junto con la resistencia a los dems pines o terminales del display hasta que encienda un segmento. 3. En ese momento ha encontrado la terminal de alimentacin VCC del display, dejando fija la conexin correspondiente a 5v. 4. Mueva la terminal GND para los dems terminales del display hasta que se vaya encendiendo cada segmento y logre sacar la configuracin de los pines correspondientes a cada segmento. 5. Ahora arme y pruebe el siguiente circuito:
5v 20

16 17 15 18 J1 U1 0
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

0 1 3 6 7 9 11 13 2 4 5 8 10 12
CA

U2
A B C D E F G

74LS47D

14

Figura 5.1.

17

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

VI.

OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a

manera de apndice).

1. Cul es la funcin del C.I. 7447? _____________________________________________________________ _____________________________________________________________ _____________________________________________________________ _____________________________________________________ 2. Conforme a la prctica cmo es que funciona el display de nodo comn? _____________________________________________________________ _____________________________________________________________ ______________________________________

VII.

CONCLUSIONES: _____________________________________________________________ _____________________________________________________________ _____________________________________________________________ _______________________________________

18

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 6 CIRCUITO RESTADOR DE UN DIGITO

I. OBJETIVO:

El alumno implementara un circuito restador de un digito a fin de que se familiarice con este tipo de arreglos donde la lgica combinacional juega un papel importante, adems aplicara el concepto de complemento (b-1) el cual es utilizado en muchas otras aplicaciones. II. EQUIPO: Multmetro digital. Fuente de CD. III. IV. MATERIAL: 1 DIP SWITCH. 1 metro de cable UTP. C.I. (7483, 7404, 7486, 7447). 1 Display de nodo comn. 1 Protoboard. DESARROLLO:

1. Arme el siguiente arreglo en su protoboard.

U2
11 12 13 1 2 3 4 5 10 1 2 3 4 5 6 7 8 9 A B C D 9 7 6 14

U6A U11A 1 3 7404N U7A 4 5 7 7404N U9A 7404N U10A 7404N 8 U4 6 2

1 3 8 10 16 4 7 11 13 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14

15 16

7486N U12A 17 7486N U13A 7486N 14 U14A 7486N

19 20

U5
1 3 8 10 16 4 7 11 13 A4 A3 A2 A1 B4 B3 B2 B1 C0 S4 S3 S2 S1 C4 15 2 6 9 14

21 22

74LS147D DIP SWITCH

18 13

74LS83D 11

74LS83D 26

24 23

U3
11 12 13 1 2 3 4 5 10 1 2 3 4 5 6 7 8 9 A B C D 9 7 6 14

9 10 12

U8A 7404N

25 U1
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

Display

74LS147D

74LS47D

Figura 6.1. Circuito restador de un digito.

19

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

2. Resuelva las restas propuestas utilizando el complemento b-1. 3. Verifique si los resultados de las restas que resolvi coinciden con el resultado arrojado por el display en su circuito. V. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

1. Realiza el diagrama a bloques del circuito restador de un digito y anxelo al final de la prctica. 2. Explica con tus propias palabras la funcin del C.I. 7483. _____________________________________________________________ _____________________________________________________________ ________________________________ 3. Resuelve las siguientes restas: 1100 0011 1010 1101 1000 0001 0101 1011

VI.

CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ _______________________________________

20

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 7 C.I. 555

I. OBJETIVO: Implementar un circuito astable con el C.I. 555 a fin que el alumno se familiarice con este circuito, el cual utilizara en prcticas posteriores. II. INTRODUCCIN: Este integrado genera pulsos cuadrados en base a un circuito de resistencias y capacitor, su frecuencia se puede determinar mediante las formulas de carga y descarga del capacitor.

Figura 7.1. C.I. 555 temporizador empleado como multivibrador astable (Tocci).

III.

EQUIPO: Multmetro digital. Fuente de CD. Osciloscopio.

21

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

IV. V.

MATERIAL: de metro de cable UTP. C.I. 555 Set de resistencias varias. Capacitores. DESARROLLO:

1. Disee un oscilador de onda cuadrada para una frecuencia de 1 kHz, se sugieren un Ra= 100 k y un C1 de 10 nf. 2. Arme el temporizador recin diseado. 3. Compruebe que la frecuencia sea la adecuada, haga uso del osciloscopio. VI. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

VII.

CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ __________________________________

22

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

PRCTICA N 8 TRANSMISIN SERIE

I. OBJETIVO: El alumno compraba el funcionamiento de un multiplexor y un demux a travs de una transmisin de datos en serie. II. INTRODUCCIN: Se hace un tipo de transmisin serie cuando los datos digitales se mandan a travs de una sola lnea por lo tanto primero se debe de convertir los datos en paralelo a serie mediante un multiplexor y posteriormente recuperarlos mediante un demux que convierte los datos de serie a paralelo. Consideraciones en la transmisin serie: 1. Se deben de sincronizar las terminales de entrada de seleccin de datos (dataseller) que tengan la misma combinacin durante la transmisin. 2. Para este caso se utiliza un contador ascendente con un conteo de 07 para poder recuperar un dato correspondiente a un byte. 3. La velocidad de transmisin depende de la frecuencia de la seal de reloj que entre en 555. 4. En la transmisin de informacin solamente se tiene una salida seleccionada con el dataseller por lo tanto cada bit debe ser almacenado o memorizado para completar el dato. III. EQUIPO: Multmetro digital. Fuente de CD. IV. MATERIAL:

1 DIP SWITCH. 1 Protoboard.

23

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

1 metro de cable UTP. Set de resistencias de 330 y 10 k . C.I. (74151, 74138, 74193 74192, 555). V. DESARROLLO:

1. Arme el siguiente circuito.

1k 1 U1
4 3 2 1 15 14 13 12 11 10 9 D0 D1 D2 D3 D4 D5 D6 D7 A B C ~G Y ~W 5 6

U2 17
1 2 3 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

1k 2 3 7 4 5 6 1k 1k 1k 9 14 11 12 15 13 16 10

6 4 5

74LS138D

18 0 19 20

1k 1k

74151N + 27 15v

1k

13 12

3 2 6 7

25 U3 74LS193D
4 RST DIS THR TRI CON

8 VCC OUT

U4
3

~BO ~CO

QA QB QC QD

~LOAD CLR

UP DOWN

24

7 6 2

15 1 10 9

A B C D

11 14

5 4

22 21 0

+5v 26 C1 1uF

GND 1

LM555CM

Vcc

23

Figura 8.1. Transmisin serie.

2. Introduzca datos con la ayuda del DIP SWITCH y compruebe que estos datos de entrada sean los mismos datos en los LEDS de salida. VI. OBSERVACIONES: (tome fotografas del desarrollo y anxelos al final de la prctica a
manera de apndice).

1. Qu funcin tiene la terminal enable en el multiplexor y en el demux respectivamente? _____________________________________________________________ _____________________________________________________________ ___________

24

UNIVERSIDAD VERACRUZANA
FACULTAD DE INGENIERA
ZONA VERACRUZ

2. Qu funcin tiene el contador en todo el arreglo? _____________________________________________________________ _____________________________________________________________ _______________________________ VII. CONCLUSIONES:

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ _______________________________________

25