25

analógico a digital
Convertidores

25.1
Introducción ........................................... ............................
25-1 25.2
Muestreo ................. .................................................... ........
25-1 25.3
Cuantización ....................................... .......................... 25-
4 25.4 Especificaciones del
ADC ............ ............................................. 25-5
Rango y resolución • Convenciones de codificación •
Errores lineales • Errores • apertura • Ruido • Rango
dinámico
25.5 • Convertidores de voltaje a frecuencia

National Instruments

EB Loewenstein
Tipos de 25.1 Introducción
ADC.................................. ................................ 25.6 Instrumentación y
....... 25-12 Flash • Registro de aproximación componentes ................................. ... 25-19
Circuitos integrados • Instrumentación
sucesiva • Multietapa • Integración • ADC Sigma–Delta

Casi todos los sistemas de instrumentación modernos incluyen alguna forma de digitalizador
o convertidor de analógico a digital. en el verter (ADC). Un ADC convierte señales del mundo
real (generalmente voltajes) en números digitales para que una computadora o un
procesador digital pueda (1) adquirir señales automáticamente, (2) almacenar y recuperar
información sobre las señales, (3) procesar y analizar la información y (4) mostrar los
resultados de la medición. Un sistema de digitalización puede realizar estos trabajos con
mayor velocidad, confiabilidad, repetibilidad, precisión y resolución que un sistema puramente
analógico normalmente.
Las dos funciones principales de un ADC son el muestreo y cuantificación. Estos dos
procesos convierten las señales analógicas de los continuos de tiempo y voltaje
(respectivamente) en números digitales que tienen amplitudes discretas, en tiempos
discretos. Representar señales cambiantes en cada instante de tiempo o en cada voltaje
posible requeriría una cantidad infinita de almacenamiento. Por lo tanto, para cada sistema
hay una frecuencia de muestreo y un grado de cuantificación (resolución) apropiados para
que el sistema retenga tanta información como necesite sobre las señales de entrada
mientras realiza un seguimiento de cantidades manejables de datos. En última instancia, el
propósito del muestreo y la cuantificación es reducir tanto como sea posible la cantidad de
información sobre una señal que un sistema debe almacenar para reconstruirla o analizarla
de manera significativa.

25.2 Muestreo
Para evitar tener que digitalizar una cantidad infinita de información, primero se debe
muestrear una señal analógica. El muestreo es el proceso de elegir un valor de una señal
para representar la señal durante algún intervalo de tiempo. Normalmente, los digitalizadores
toman muestras uniformemente en el tiempo, por ejemplo, cada microsegundo. No es
necesario muestrear uniformemente, pero hacerlo tiene algunas propiedades matemáticas
interesantes y convenientes, que veremos más adelante.

25-1

© 2004 por CRC Press LLC

25-2 Medición eléctrica, procesamiento de señales y pantallas

El muestreo se realiza mediante un circuito llamado muestreo y retención (S/H), que, en un

instante de muestreo, transfiere la señal de entrada a la salida y la mantiene estable, aunque
la señal de entrada aún esté cambiando. Un S/H generalmente consta de un búfer de señal
seguido de un interruptor electrónico conectado a un capacitor. En un instante de muestreo,
el interruptor conecta brevemente el búfer al capacitor, lo que permite que el capacitor se
cargue al voltaje de entrada. Cuando se desconecta el interruptor, el capacitor retiene su
carga y, por lo tanto, mantiene estable el voltaje de entrada muestreado mientras el ADC que
sigue hace su trabajo. Muy a menudo, el muestreo en realidad se realiza mediante un circuito
llamado seguimiento y retención (T/H), que difiere de un S/H solo ligeramente. Mientras que
el S/H retiene la señal analógica hasta el siguiente instante de muestreo, el T/H retiene la
señal analógica solo hasta que el ADC haya terminado su ciclo de conversión. Después de
que pasa el ADC, el T/H vuelve a conectar el búfer al capacitor y sigue la señal de entrada
hasta el siguiente instante de muestreo. El resultado es un muestreo más preciso, porque el
búfer tiene más tiempo para cargar el condensador y "ponerse al día" (rastrear) la señal de
entrada, que ha cambiado desde el último instante de muestreo. Casi todos los chips ADC
modernos tienen un S/H o T/H incorporado, y prácticamente todos los sistemas de
adquisición de datos los incluyen.
Por supuesto, el muestreo necesariamente arroja algo de información, por lo que el arte del
muestreo consiste en elegir la frecuencia de muestreo correcta para que se conserve
suficiente señal de entrada. El principal problema del submuestreo (muestreo demasiado
lento) es aliasing, que ocurre siempre que la señal de entrada tiene energía a frecuencias
superiores a la mitad de la frecuencia de muestreo. En la figura 25.1a, una señal (la onda
sinusoidal rápida) se muestrea a una velocidad
FIGURA 25.1 Demostración de aliasing. Un muestreo ADC a una velocidad Fs no puede distinguir entre una
onda sinusoidal de 0,8 Fs y una onda sinusoidal de 0,2 Fs . (a) Una ilustración en el dominio del tiempo. (b)
Una ilustración en el dominio de la frecuencia.teoría, un muestreador crea un alias de un número infinito de
bandas de frecuencia de 0,5 Fsancho en la banda base (0 a 0,5 Fs). En la práctica, el ancho de banda
analógico finito finalmente limita la distancia de la que pueden provenir los alias de frecuencia.

© 2004 por CRC Press LLC

Convertidores de analógico a digital 25-3

Fs, mostrado por las marcas de almohadilla en la parte inferior del gráfico. La onda sinusoidal
tiene una frecuencia de 0,8 Fs, que es superior a la mitad de la frecuencia de muestreo (0,5
Fs). Observe que el muestreo de la onda sinusoidal más ligera de 0,2 Fs produce el mismo
conjunto de muestras. Los datos muestreados resultantes son ambiguos en el sentido de que
no podemos saber a partir de los datos cuál es realmente la frecuencia de la onda sinusoidal
entrante. De hecho, aunque el conjunto de datos parece representar una onda sinusoidal de
0,2 Fs, la señal real podría ser cualquier onda sinusoidal con una frecuencia de ( n) Fs ± 0,2
Fs, donde n es cualquier número entero, comenzando con 0. Entonces, la la señal original
podría ser 0,2 Fs, 0,8 Fs, 1,2 Fs, 1,8 Fs, 2,2 Fs, etc. (o incluso más de uno). Decimos que 0.2
Fs es el alias de una señal que en realidad puede estar en otra frecuencia completamente
diferente. Durante la interpretación de los datos muestreados, se acostumbra tratar las
señales como si ocurrieran en la banda base (0 a 0,5 Fs), ya sea que ese sea el caso o no.
En general, en un sistema de muestreo en Fs, una señal en una frecuencia F tendrá un alias
en la banda base en

Fa n Fs F = abs , (n)Fs es el múltiplo entero más cercano de Fs

[]()− a F.
donde abs denota un valor absoluto, n ≥ 0, y (25.1)

Todo el mundo ha visto una demostración de aliasing en las películas, en forma de "ruedas
de carro". A medida que la diligencia o carreta despega, las ruedas comienzan a girar,
lentamente al principio, luego más rápido. A medida que el vagón acelera, los rayos de
repente parecen estar girando hacia atrás, aunque el vagón se está moviendo hacia
adelante. A veces los radios parecen estar parados. La razón de esto es que una cámara
cinematográfica que filma una película a 24 fotogramas/s es un sistema de muestreo que
funciona a 24 muestras/s. La rueda de carreta que gira es una señal periódica de que la
cámara submuestrea. Cuando la rueda comienza a girar lo suficientemente rápido como para
que un radio recorra al menos la mitad de la distancia hasta el siguiente radio en 1/24ydeel
sistema se distorsiona. Cuando la rueda gira de modo que un radio se mueve exactamente la
distancia entre dos radios en de1/24segundo, los radios parecen estar parados, ya que todos se
ven iguales a la cámara.
De la Ecuación 25.1 se deduce que si colocamos en un muestreador una señal sin energía
a frecuencias superiores a la mitad de la frecuencia de muestreo (0,5 Fs), entonces no se
producirá aliasing. Esta es la esencia del teorema de muestreo de Shannon [1], que
establece que, con la interpolación matemática, la forma de onda de entrada completa se
puede recuperar exactamente de los datos muestreados, en todo momento y entre los
instantes de muestreo, siempre que la muestra la tasa es al menos dos veces más alta que el
contenido de frecuencia más alto en la señal. A veces nos referimos a 0,5 Fs como la
frecuencia de Nyquist, porque a Nyquist le preocupaba el ancho de banda máximo de las
señales [2]. De manera similar, el doble del contenido de frecuencia más alto de una señal
(es decir, la frecuencia de muestreo mínima sin solapamiento) a veces se denomina
frecuencia de Nyquist. Las tasas de muestreo se especifican en muestras/s, o S/s, y también
es común especificar tasas en kS/s, MS/s e incluso GS/s.
No siempre es necesario preocuparse por el aliasing. Cuando un instrumento mide señales
de CC de movimiento lento o recopila datos para análisis estadísticos, por ejemplo, obtener
las frecuencias correctas no es importante. En esos casos, elegimos la frecuencia de
muestreo para que podamos tomar suficientes datos en un tiempo razonable. Por otro lado, si
el instrumento es un analizador de espectro, donde la frecuencia sí importa, o un
osciloscopio, donde se necesitan detalles precisos de tiempo, el alias ciertamente es un
problema. Cuando las señales con alias de más allá de la banda de frecuencia de interés
pueden interferir con la medición, un instrumento debe tener un filtro antialias antes del S/H.
Un filtro antialiasing es un filtro de paso bajo con una ganancia de 1 en la mayor parte de la
banda de frecuencia de interés. A medida que aumenta la frecuencia, comienza a atenuarse
la señal; por la frecuencia de Nyquist, debe tener suficiente atenuación para evitar que las
señales de mayor frecuencia lleguen al S/H con suficiente amplitud para perturbar las
mediciones. Un filtro antialias eficiente debe atenuar rápidamente con la frecuencia para que
la mayor parte de la banda base sea utilizable. Los filtros analógicos populares con corte
rápido incluyen filtros elípticos y Chebyshev, que usan ceros para lograr un corte rápido, y
filtros Butterworth (de sexto orden y superiores), que no atenúan tan agresivamente, pero
tienen una respuesta de banda de paso muy plana. Un buen libro sobre filtros es
la Referencia 3. Algunos ADC no necesitan S/H o T/H en absoluto. Si el ADC está
convirtiendo una señal de CC o de movimiento lento y no se necesita una temporización
precisa, la entrada puede ser lo suficientemente estable durante la conversión como para ser
muestreada. También hay ADC integradores (discutidos más adelante), que promedian la
señal de entrada durante un período de tiempo en lugar de muestrearla. Sin embargo,
internamente en realidad muestrean el promedio.

© 2004 por CRC Press LLC

25-4Medición eléctrica, procesamiento de señales y pantallas
FIGURA 25.2 El cuantificador ideal de tres bits tiene ocho posibles salidas digitales. La función de
transferencia de entrada analógica a salida digital es una escalera uniforme con escalones cuyo ancho y alto
son exactamente 1 LSB. El gráfico inferior muestra la función de transferencia ideal (una línea recta) restada
de la función de transferencia de escalera.

25.3 Cuantificación
Lo que logra el muestreo en el dominio del tiempo, lo hace la cuantificación en el dominio de
la amplitud. El proceso de digitalización no está completo hasta que la señal muestreada, que
todavía está en forma analógica, se reduce a información digital. Un ADC cuantifica una señal
muestreada seleccionando un valor entero de una lista finita y predeterminada de valores
enteros para representar cada muestra analógica. Cada valor entero de la lista representa
una fracción del rango de entrada analógica total. Normalmente, un ADC elige el valor más
cercano a la muestra real de una lista de valores uniformemente espaciados. Esta regla le da
a la función de transferencia de entrada analógica a salida digital una característica de
"escalera" uniforme. La figura 25.2 representa un cuantificador de tres bits, que asigna un
continuo de valores de entrada analógica a solo ocho (2 3) valores de salida posibles. Cada
paso en la escalera tiene (idealmente) el mismo ancho a lo largo del x, que llamamos ancho
de código y definimos como 1 LSB (menos significativo). En este caso, 1 LSB es igual a 1 V.
Cada código digital corresponde a uno de los ocho intervalos de 1 LSB que componen el
rango de entrada analógica, que es 8 LSB (y también 8 V en este caso).

© 2004 por CRC Press LLC

Convertidores de analógico a digital 25-5

Por supuesto, nos gustaría que nuestro sistema de medición tuviera una función de
transferencia que fuera una línea recta y no tuviera ningún paso. El gráfico inferior de figura
25.2 es la función de transferencia ideal (una línea diagonal recta) restada de la función de
escalera, o el error de cuantificación. En un ADC ideal, el error de cuantificación está limitado
por ±½ LSB y, en el rango de entrada, el error promedio es 0 LSB y la desviación estándar
del error es 1/LSB. Como muestra el gráfico inferior, el error de cuantificación en cualquier
punto es un
12
función determinista de la señal de entrada.

25.4 Especificaciones de ADC

Rango y resolución
El rango de entrada de un ADC es el intervalo de voltajes sobre los cuales una conversión es
válida. Los puntos finales en la parte inferior y superior del rango se denominan – escala y +
escala completa, respectivamente. Cuando la escala completa es 0 V, el rango se denomina
unipolar, y cuando la escala completa es un voltaje negativo de la misma magnitud que la
escala completa, se dice que el rango es bipolar. Cuando el voltaje de entrada excede el
rango de entrada, los datos de conversión seguramente serán incorrectos y la mayoría de los
ADC informan el código en el punto final del rango más cercano al voltaje de entrada. Esta
condición se denomina sobrerrango.
La resolución de un ADC es el cambio de voltaje más pequeño que puede detectar el ADC,
que es inherentemente 1 LSB. Es habitual referirse a la resolución de un ADC por el número
de bits binarios o dígitos decimales que produce; por ejemplo, "12 bits" significa que el ADC
puede resolver una parte en 212 (= 4096). En el caso de un voltímetro digital que lee dígitos
decimales, nos referimos a la cantidad de dígitos que resuelve. Un voltímetro de “6 dígitos” en
una escala de 1 V mide de –0,999999 V a +0,999999 V en pasos de 0,000001 V; se resuelve
una parte en 2.000.000. También es común referirse a un voltímetro que mide de –1.999999
a +1.999999 como un voltímetro de “6 dígitos”. La Figura 25.3 compara las resoluciones de
longitudes de palabra comunes para los ADC.
Convenciones de codificación
Hay varios formatos diferentes para los datos de salida de ADC. Un ADC que usa binaria
produce todos 0 (p. ej., 000 para el convertidor de tres bits) a escala completa y todos 1 (p.
ej., 111) a escala completa. Si el rango es bipolar, de modo que la escala completa es un
voltaje negativo, la codificación binaria a veces se denomina binaria compensada, ya que el
código 0 no se refiere a 0 V. Para hacer que el 0 digital corresponda a 0 V, los ADC bipolares
usan el complemento a dos. codificación, que es idéntica a la codificación binaria
compensada excepto que el bit más significativo (MSB) se invierte, de modo que 100 … 00
corresponde a escala completa, 000 … 00 corresponde a 0 V (escala media) y 011 … 11
corresponde a +a escala completa. Todas las figuras de este capítulo que representan
funciones de transferencia ADC de tres bits usan codificación de complemento a dos.
Los ADC de dígitos decimales, como los que se usan en los voltímetros digitales, usan un
esquema de codificación llamado decimal codificado en binario (BCD). Los datos BCD
consisten en una cadena de grupos de cuatro bits de dígitos binarios. Cada grupo de cuatro
bits representa un dígito decimal, donde 0000 es 0, 0001 es 1, y así sucesivamente, hasta
1001 para 9. Las otras seis combinaciones (1010 a 1111) no son válidas o pueden usarse
para información especial, como como signo de la conversión.

Errores
lineales Los errores lineales son los errores más grandes y comunes en un ADC y se corrigen
fácilmente mediante calibraciones simples o sumas y multiplicaciones mediante constantes
de corrección. Los errores lineales no distorsionan la función de transferencia; solo cambian
un poco el rango de entrada sobre el cual opera el ADC.
La figura 25.4 muestra la función de transferencia de un ADC ideal de tres bits con algún
error de compensación. La línea recta que une los centros de las transiciones de código se
eleva o se desplaza 0,6 LSB y el gráfico inferior muestra el error resultante. La figura 25.5
muestra un ADC de tres bits ideal con un error de ganancia de +25%. La pendiente de la
línea a través de las transiciones de código es 1,25 veces la pendiente ideal de 1,00. Si la
pendiente de la línea fuera 0,75, el error de ganancia sería del -25 %. El gráfico inferior
muestra el error resultante del exceso

© 2004 por CRC Press LLC

25-6 Medición eléctrica, procesamiento de señales y pantallas
FIGURA 25.3 Comparación de resoluciones teóricas de ADC. "Bits" se refiere a la longitud de palabra binaria y
"dígitos" se refiere a la longitud de palabra decimal. • denota longitudes de palabras binarias populares. FSR es
el rango de escala completa, y el rango dinámico teórico se calcula a partir de la fórmula 1.7609 + 6.0206n,
donde n es el número de bits (consulte la discusión sobre el rango dinámico).

ganar. Los errores de compensación se pueden compensar simplemente agregando un

voltaje de corrección en el circuito analógico o agregando una constante a los datos digitales.
Los errores de ganancia se pueden corregir mediante circuitos analógicos como
potenciómetros o amplificadores controlados por voltaje o multiplicando los datos digitales por
una constante de corrección.

Errores no lineales Los errores

no lineales son mucho más difíciles de compensar en el dominio digital o analógico, y se
minimizan mejor eligiendo ADC bien diseñados y bien especificados. Las no linealidades se
caracterizan de dos formas: no linealidad diferencial y no linealidad integral.
La no linealidad diferencial (DNL) mide la irregularidad en los anchos de los pasos de
código comparando sus anchos con el valor ideal de 1 LSB. La figura 25.6 ilustra el ADC de
tres bits con algunos anchos de código irregulares. La mayoría de los códigos tienen el ancho
adecuado de 1 LSB y, por lo tanto, no aportan DNL, pero un código estrecho tiene un ancho
de 0,6 LSB, lo que produce un DNL de -0,4 LSB, y un código ancho tiene un ancho de 1,8
LSB, lo que produce un DNL. de +0.8 LSB en ese código. Este convertidor sería coherente
con una especificación DNL de ±0,9 LSB, por ejemplo, lo que garantiza que todos los anchos
de código estén entre 0,1 y 1,9 LSB. Es posible que un código no aparezca en absoluto en la
función de transferencia. Esto sucede cuando el código tiene un ancho de 0 LSB, en cuyo
caso lo llamamos código faltante. Su DNL es -1 LSB. Si un ADC tiene un solo código faltante,
el tamaño del paso en ese punto en la función de transferencia se duplica, reduciendo
efectivamente la resolución local del ADC por un factor de dos. Por esta razón, es importante
que una especificación de ADC declare que el ADC no tiene códigos faltantes, garantizando
que cada código tenga un ancho mayor que 0 LSB. Incluso si a un ADC le faltan códigos,
ningún código puede tener un ancho inferior a 0 LSB, por lo que el DNL nunca puede ser
peor que -1 LSB.

© 2004 by CRC Press LLC

Convertidores de analógico a digital 25-7
FIGURA 25.4 Un cuantificador ideal de tres bits, solo con +0.6 LSB de error de compensación.

no linealidad integral (INL) mide la desviación de las transiciones de código de la línea

recta ideal, siempre que se hayan eliminado los errores lineales (compensación y ganancia).
La figura 25.7 muestra un ADC con un error INL de +0,7 LSB. Los errores de compensación y
ganancia se han calibrado en los puntos finales de la función de transferencia.
La precisión relativa (RA) es una medida de no linealidad relacionada con INL, pero más
útil. Indica no solo qué tan lejos del ideal están las transiciones de código, sino qué tan lejos
se desvía cualquier parte de la función de transferencia, incluido el error de "escalera" de
cuantificación, del ideal (suponiendo que los errores de compensación y ganancia se hayan
calibrado en los puntos finales). En un ADC sin ruido, el RA del peor de los casos siempre
supera el INL del peor de los casos en ±0,5 LSB, como se muestra en la figura 25.7. En un
ADC que tiene un poco de ruido inherente o tiene ruido (llamado interpolación) agregado en
la entrada, el RA en realidad mejora porque la adición de ruido al cuantificador tiende a
suavizar la promediada función de transferencia La figura 25.8 muestra el promedio de los
datos de salida digital en función del voltaje de entrada cuando se agrega intencionalmente a
la entrada 0,1 LSB rms de ruido aleatorio gaussiano. El RA mejora a ±0,3 LSB desde ±0,5
LSB en el caso sin ruido. Si se añaden unos 0,5 LSB rms de ruido gaussiano, la escalera de
cuantificación se vuelve casi recta. Esta mejora en la linealidad se produce a expensas del
error aleatorio en cada conversión individual causado por el ruido. Adición

© 2004 por CRC Press LLC

25-8 Medición eléctrica, procesamiento de señales y pantallas
 FIGURA 25.5 Un cuantificador ideal de tres bits, solo que con una ganancia de 1,25 en lugar de 1,00. Esto
representa un error de ganancia de +25%.

más ruido en el ADC no mejora mucho más el error de cuantificación promedio, pero tiende a
suavizar las no linealidades locales en la función de transferencia promediada. Para una
buena discusión sobre el ruido y el tramado, consulte la Referencia 4.

Errores
de apertura Los errores de apertura tienen que ver con la sincronización de las conversiones
de analógico a digital, particularmente de S/H. retraso de apertura caracteriza la cantidad de
tiempo que transcurre desde que un ADC (S/H) recibe un pulso de conversión hasta que la
muestra se retiene como resultado del pulso. Aunque el retraso de apertura (a veces llamado
tiempo de apertura) generalmente se especifica como unos pocos nanosegundos para un
ADC o S/H por sí mismo, este retraso suele ser mucho más que negado por el retraso de
grupo en cualquier amplificador que precede al S/H, por lo que el pulso de conversión llega al
S/H bastante tiempo antes que la señal analógica. Por ejemplo, un amplificador de ancho de
banda típico de 1 MHz tiene 160 ns de retraso; si el ADC o S/H al que estaba conectado
tuviera un retardo de apertura de 10 ns, el retardo de apertura efectivo para el sistema sería
de -150 ns.

© 2004 by CRC Press LLC

Convertidores de analógico a digital 25-9
FIGURA 25.6 Un cuantificador de tres bits con errores sustanciales de DNL. El gráfico inferior ilustra los
errores INL resultantes.

Jitter (o jitter de apertura) caracteriza la irregularidad en los tiempos en los que se toman
las muestras. Si el período nominal entre muestras en un ADC es de 1 μs, el tiempo real
puede variar de 1 μs hasta en unos pocos cientos de picosegundos o incluso hasta en un
nanosegundo de ciclo a ciclo. Las contribuciones a estas variaciones pueden provenir de la
fuente del reloj de cristal (si se incluye en la especificación de fluctuación de fase), los
circuitos del reloj digital o el S/H. La fluctuación suele especificarse en picosegundos pico a
pico o picosegundos rms.
La fluctuación interfiere con las mediciones (particularmente el análisis espectral)
modulando efectivamente la frecuencia de la señal de entrada por el perfil de fluctuación. Un
ADC nervioso que muestrea una onda sinusoidal pura dispersaría la energía de la onda
sinusoidal por todo el espectro, tal vez ocultando información espectral útil. Sin embargo, en
un ADC típico, la mayor parte de la interferencia del jitter tiende a ocurrir en frecuencias muy
cercanas a la señal principal.

Ruido El
ruido, ya sea inherente a un ADC o introducido de forma intencionada (consulte la trama
anterior), limita la resolución de un ADC al agregar una forma de onda de interferencia a la
señal de entrada a medida que se convierten los datos.ruido viene

© 2004 por CRC Press LLC

25-10Medición eléctrica, procesamiento de señales y pantallas
FIGURA 25.7 Un cuantificador de tres bits con errores INL sustanciales. Aquí, el error DNL sigue siendo
significativo; pero, por ejemplo, un convertidor de 12 bits con 0,7 LSB de INL de un "arco" de error suave como
el anterior podría tener un DNL insignificante porque tendría muchos más pasos para acumular errores.

de muchos lugares El tipo de ruido más común es el ruido térmico, que es causado por la
naturaleza aleatoria de la conducción eléctrica en resistencias y transistores. El ruido térmico
es peor a temperaturas más altas y resistencias más altas. La mayoría de los demás ruidos
del ADC se acoplan electromagnéticamente desde circuitos cercanos, como relojes o
circuitos lógicos, o desde el enrutamiento de otras señales de entrada. El ruido generalmente
se especifica en voltios rms o pico a pico, o LSB rms o pico a pico.
El error de cuantificación (ver arriba) a veces se puede considerar como ruido de
cuantificación. Aunque el error de cuantificación es perfectamente predecible con respecto a
la señal de entrada, cuando una señal está bastante "ocupada" (es decir, lo suficientemente
ocupada como para que las conversiones consecutivas no tiendan a repetir los datos), el
error de cuantificación se vuelve caótico y se puede considerar como otra fuente de ruido
aleatorio, cuya distribución estadística es 12
uniforme de –0,5 LSB a +0,5 LSB y cuya desviación estándar es 1/ LSB. Esta es a veces la
fuente dominante de ruido en las aplicaciones de análisis espectral.
Una vez que el ruido ingresa a un ADC, hay formas de procesar el ruido si es
independiente de la señal. Las adquisiciones de señales de CC se pueden silenciar
recopilando una cantidad de puntos y promediando la recopilación. Si el ruido es ruido
,reducirlo

.
promediado puedefrecuencias
blanco aleatorio(interpolación) añadido en la entrada. La precisión relativa ha mejorado a ±0,3 LSB rms desde
el ±0,5 LSB esperado de un cuantificador sin ruido. Con la aplicación de ruido gaussiano de 0,5 LSB rms, la
función de transferencia se vuelve casi perfectamente recta. Cantidades mayores de oscilación no producen
esencialmente ninguna mejora en la linealidad.

la cantidad de ruido por la raíz cuadrada del número de muestras promediadas. El ruido que
interfiere con una forma de onda repetitiva se puede silenciar adquiriendo muchas formas de
onda usando un disparador de nivel y promediando la colección para producir una forma de
onda promedio. La mayoría de los osciloscopios digitales tienen un promedio de forma de
onda. El ruido de cuantificación, como se describe anteriormente, no se puede promediar a
menos que esté presente otro ruido aleatorio.
Las especificaciones de ruido para un ADC son para señales silenciosas de baja
impedancia en la entrada, como un cortocircuito total. Para preservar el rendimiento de ruido
de los ADC, el usuario debe conectar cuidadosamente las señales a la entrada con un
cableado ordenado que se mantenga alejado de las fuentes de ruido electromagnético. Para
más información sobre fuentes de ruido y tratamiento y prevención del ruido, véanse las
Referencias 5 y 6.

Rango
El rango dinámico (DR) de un ADC es la relación entre las señales más grandes y las más
pequeñas que puede representar el convertidor. La señal más grande generalmente se toma
como una onda sinusoidal de escala completa, y la señal más pequeña generalmente se

como
tomael nivel

de ruido de fondo del ADC. Puede expresarse simplemente como una relación, pero es más
común expresarlo en decibeles (dB):

DR SN = 20 log , ( ) (25.2)

donde DR es el rango dinámico en dB, S es la amplitud rms de la señal más grande y N es la

amplitud rms de la señal más pequeña, el ruido. El ruido debe incluir el ruido de cuantificación
del ADC, que para un 12
el convertidor perfecto y silencioso es 1/LSB rms. Para un nbits, una onda sinusoidal a gran
escala tiene una amplitud máxima de 2n–1 LSB, que corresponde a una amplitud rms de 2n–1/
LSB, o 2n–1,5 LSB rms. Por lo tanto
2
un ADC perfecto tenía un rango dinámico de

=
()
DR n − 15.

20 2 12
Iniciar sesión

=
( ) +( )
norte - 15.

20 2 20 2 12 registro registro (25.3)

= () () [ ] + ( ) 20 2 20 1 5
n logaritmo logaritmo .

™+
 6 0206 1 7609
. ..
n

ecuación 25.3 se puede utilizar para determinar el número efectivo de bits (ENOB) de un
ADC imperfecto. ENOB puede tener en cuenta solo el ruido, o puede incluir ruido y productos
de distorsión armónica de la señal de entrada. Se calcula como

ENOB DR = − ( ) 1. .. 7609 6 0206 bits. 25.5 Tipos de ADC

Por ejemplo, un ADC de 16 bits con un rango
(25.4)
dinámico de 92 dB tiene una ENOB de 14,988

El elemento fundamental de la conversión de analógico a digital es el comparador. Cada tipo

de ADC tiene al menos un comparador y algunos ADC tienen muchos. El comparador en sí
es un ADC de un bit; tiene dos entradas de tensión analógicas y (generalmente) una salida
digital. Si el voltaje en la entrada + es mayor que el voltaje en la entrada –, la salida del
comparador es un 1 digital. Si el voltaje en la entrada + es menor que el voltaje en la entrada
–, la salida es un 0 digital (ver Figura 25.9).
Otra pieza que todos los ADC tienen en común es una referencia de linealidad. Esto es con
lo que un comparador en un ADC compara la señal de entrada en el proceso de conversión.
Determina directamente las no linealidades diferenciales e integrales del ADC. Los ejemplos
de referencias de linealidad incluyen condensadores (en ADC de integración) y DAC (que se
encuentran en ADC de aproximación sucesiva).
La tercera pieza que tiene cada ADC es una referencia de voltaje. La(s) referencia(s)
determinan el rango de entrada de escala completa del ADC y generalmente son parte de la
referencia de linealidad o están estrechamente asociadas con ella.

Flash
Flash son los ADC más rápidos y alcanzan velocidades cercanas a 1 GS/sy resoluciones de
10 bits e inferiores. El convertidor flash con n bits de resolución tiene 2n – 1 comparadores de
alta velocidad operando en paralelo (ver Figura 25.10). Una cadena de resistencias entre dos
referencias de voltaje suministra un conjunto de voltajes espaciados uniformemente que
abarcan el rango de entrada, uno para cada comparador. El voltaje de entrada se compara
con todos estos voltajes simultáneamente, y las salidas del comparador son 1 para todos los
voltajes por debajo del voltaje de entrada y 0 para todos los voltajes por encima del voltaje de
entrada. El conjunto resultante de salidas digitales de los comparadores se denomina "código
de termómetro", porque la transición entre todos los 1 y todos los 0 flota hacia arriba

© 2004 by CRC Press LLC

Convertidores de analógico a digital 25-13
FIGURA 25.9 El comparador es el elemento esencial bloque de construcción de todos los ADC. (a) Símbolo
del comparador. (b) Función de transferencia de entrada/salida del comparador.

y hacia abajo con el voltaje de entrada. La lógica rápida convierte los códigos del termómetro
en nnúmeros binarios
Debido a su simplicidad, son rápidos, pero los convertidores flash están limitados a
resoluciones de 10 bits e inferiores porque la cantidad de comparadores y resistencias
aumenta exponencialmente con la resolución. Debido a que los valores de resistencia de
cadena generalmente varían solo un pequeño porcentaje entre sí en dispositivos prácticos, la
linealidad diferencial del ADC flash es bastante buena. Pero las mismas variaciones de
resistencia pueden acumular errores en el rango de entrada y causar una no linealidad
integral de algunos LSB.

Registro de aproximación
sucesiva Los ADC de registro de aproximación sucesiva (SAR) son los ADC más comunes,
con resoluciones de 8 a 16 bits y velocidades de 1 MS/s e inferiores. Por lo general, son de
bajo costo y, por lo general, tienen una linealidad integral muy buena. El nADC SAR de ny un
comparador en un circuito de retroalimentación (consulte la Figura 25.11). El registro de
aproximación sucesiva secuencia el DAC a través de una serie de n "suposiciones", que se
comparan con el voltaje de entrada (Figura 25.12). A medida que avanza la conversión, el
registro genera el nresultado de la conversión binaria deAl final de la secuencia, el registro ha
convergido al valor DAC más cercano al voltaje de entrada.
La velocidad de un ADC SAR está limitada por la velocidad del DAC dentro del circuito de
retroalimentación. El DAC debe asentarse n veces dentro de 1/2–n de la escala completa
dentro del tiempo de conversión del ADC. La tecnología SAR actual logra una resolución de
12 bits a 1 MS/s y una resolución de 16 bits a 200 kS/s. Una conversión más rápida a estas
resoluciones requiere arquitecturas de varias etapas.

Multietapa
Para lograr velocidades de muestreo más altas que los ADC SAR con resoluciones de 10 a
16 bits, multietapa (a veces llamados subrango o múltiple ) usan el enfoque iterativo de los
ADC SAR pero reducen el número

© 2004 by CRC Press LLC

25-14 Medición eléctrica, Procesamiento de señales y pantallas
FIGURA 25.10 Un convertidor flash tiene 2n – 1 comparadores que funcionan en paralelo. Se basa en la
uniformidad de las resistencias para la linealidad.

FIGURA 25.11 Un convertidor de aproximación sucesiva tiene solo un comparador y se basa en un DAC
interno de precisión para la linealidad.

de iteraciones en una conversión. En lugar de usar solo un comparador, el ADC multietapa

usa convertidores flash de baja resolución (4 a 8 bits) como bloques de construcción. La
figura 25.13 ilustra un ejemplo de un ADC de dos etapas de 12 bits construido a partir de dos
ADC flash y un DAC rápido. El ADC flash de 6 bits convierte el error residual del ADC flash
de 8 bits. Las dos salidas digitales se combinan para producir un resultado de conversión de
12 bits.

© 2004 by CRC Press LLC

Convertidores de analógico a digital 25-15

FIGURA 25.12 (a) El árbol de decisión muestra todas las posibles "suposiciones" digitales de un convertidor de
aproximación sucesiva de cuatro bits a lo largo del tiempo. (b) Árbol de decisión para la conversión del código
de cuatro bits 1011.
FIGURA 25.13 Un ejemplo de un ADC multietapa de 12 bits construido a partir de dos ADC flash y un DAC
rápido. El ADC flash de 8 bits toma una primera "suposición" en la señal de entrada y el ADC flash de 6 bits
convierte el error en la suposición, llamada "residuo". El DAC de 12 bits en realidad necesita tener solo 8 bits,
pero debe tener una precisión de 12 bits. Si el ADC flash de 8 bits fuera perfecto, el segundo ADC flash solo
necesitaría 4 bits. Pero dado que el primer flash en realidad puede tener algún error, el segundo flash tiene 2
bits de "superposición".

Si cada flash ADC tiene un T/H en su entrada, entonces cada etapa puede convertir el
error residual de la etapa anterior mientras la etapa anterior convierte la siguiente muestra.
Entonces, todo el convertidor puede operar efectivamente a la frecuencia de muestreo de la
etapa más lenta. Sin los T/H adicionales, una nueva conversión no puede comenzar hasta
que los residuos se hayan propagado a través de todas las etapas. Esta variación del ADC
multietapa se denomina canalizado .

se
Los convertidores integradores utilizan para aplicaciones de baja velocidad y alta resolución,
como los voltímetros. Son conceptualmente simples y consisten en un amplificador
integrador, un comparador, un contador digital y un capacitor muy estable para acumular
carga (Figura 25.14). El ADC integrador más común en uso es el ADC de doble pendiente,
cuya acción se ilustra en la figura 25.15. Inicialmente, el capacitor está descargado y, por lo
tanto, no tiene voltaje a través de él. En el tiempo 0, la entrada al integrador se cambia a la
entrada analógica y la

© 2004 por CRC Press LLC

25-16Medición eléctrica, procesamiento de señales y pantallas

FIGURA 25.14 Un convertidor integrador de doble pendiente usa un comparador para determinar cuándo el
capacitor se ha descargado por completo y depende del condensador para la linealidad.

FIGURA 25.15 Carga en el capacitor integrador versus tiempo. En el tiempo 0, la entrada se cambia a entrada
analógica y se abre el interruptor a través del condensador. El capacitor integra carga hasta el tiempo fijo T1.
Luego, la entrada se cambia a la referencia de voltaje para descargar el capacitor y el contador comienza a
contar un reloj conocido. El comparador apaga el contador cuando la carga del capacitor vuelve a 0, en el
tiempo T2. El conteo resultante es proporcional al voltaje de entrada promedio durante el intervalo de tiempo
de 0 a T1.

Se permite que el capacitor se cargue por una cantidad de tiempo, T1, que siempre es la
misma. Su tasa de carga y, por lo tanto, su voltaje en T1 son proporcionales al voltaje de
entrada. En el momento T1, el interruptor de entrada cambia a la referencia de voltaje, que
tiene un valor negativo, de modo que el capacitor comenzará a descargarse a una velocidad
proporcional a la referencia. El contador mide cuánto tarda en descargarse por completo el
condensador. Si el condensador es de alta calidad, la relación entre el tiempo de descarga y
el tiempo de carga es proporcional a la relación entre el voltaje de entrada y el voltaje de
referencia, por lo que la salida del contador representa el voltaje de entrada analógico.
Una elaboración del ADC de doble pendiente es el ADC integrador de múltiples
pendientes. Logra una resolución aún mayor que el ADC de doble pendiente al descargar el
condensador a varias velocidades progresivamente más lentas. En cada tasa, el contador
puede resolver incrementos más finos de carga acumulada.
Una distinción importante entre los convertidores integradores y otros ADC es la forma en
que muestrean el voltaje de entrada. Los convertidores integradores no toman muestras del
voltaje en sí;que promedian el voltaje durante el período de integración y luego se acumula
en el capacitor. Esto tiende a rechazar el ruido que el muestreo convencional no puede,
especialmente los ruidos periódicos. La mayoría de los ADC de integración funcionan con un
período de integración que es un múltiplo de un período de línea de CA ( 1/50s) o demodo1/60 que
se cancela cualquier interferencia potencial de campos eléctricos o magnéticos perdidos
causados por el sistema de alimentación.
Los convertidores integradores se están reemplazando gradualmente en el mercado con
convertidores sigma-delta de alta resolución y baja velocidad (ver más abajo). Los
convertidores sigma-delta son generalmente más flexibles que los ADC integrados y son más
fáciles de usar porque no requieren un capacitor de carga externo. La resolución y la
velocidad de los dos tipos son comparables, aunque los convertidores integradores aún
tienen la linealidad más alta.

© 2004 by CRC Press LLC

Convertidores de analógico a digital 25-17

FIGURA 25.16 Espectro de un ADC SD con sobremuestreo de 64 veces antes del filtro de diezmado digital. El
bucle del modulador muestrea a 3,072 MS/s y los datos salen del filtro a 48 kS/s. El filtro se corta bruscamente
en Fs/2, o 24 kHz, dejando solo una pequeña cantidad de ruido por debajo de 24 kHz.
FIGURA 25.17 Un ADC de modulación SD usa un comparador simplemente como un cuantificador de un bit.
La linealidad de un ADC SD es teóricamente perfecta porque el DAC de un bit solo puede asumir dos valores
y, por lo tanto, es lineal por definición. Los ADC SD modernos se fabrican con circuitos de condensadores
conmutados que funcionan en KFs, donde Fs es la frecuencia de muestreo de datos de salida y K es la
relación de sobremuestreo.

ADC
El sigma-delta (SD) se está convirtiendo rápidamente en uno de los tipos de ADC más
populares. Los ADC SD suelen tener resoluciones de 16 a 24 bits y frecuencias de muestreo
de 100 kS/s hasta 10 S/s. Debido a su alta resolución de 48 kS/s, son el tipo de convertidor
más común en los equipos de audio digital modernos. Los ADC SD desafían la intuición al
cuantificar inicialmente con muy baja (a menudo un bit) a velocidades muy altas, típicamente
de 64• a 128• la frecuencia de muestreo final (llamada sobremuestreo). El cuantificador de
alta velocidad y baja resolución opera dentro de un circuito de retroalimentación con un filtro
de paso bajo analógico y un DAC para forzar la gran cantidad de errores de cuantificación
(ruido) que de otro modo serían inevitables a frecuencias más altas que la banda de interés.
La redistribución espectral resultante del ruido de cuantificación se denomina formación de
ruido, ilustrada en la figura 25.16. La salida digital de baja resolución del bucle ADC se
alimenta a un filtro digital que aumenta la resolución de la resolución del bucle ADC a la
resolución de salida, reduce la tasa de datos de la tasa del bucle ADC a la tasa de muestreo
de salida y aplica un filtro digital de paso bajo, dejando solo las señales en la banda de
frecuencia de interés y un poco de ruido electrónico inherente.
La figura 25.17 muestra cómo funciona un ADC sigma-delta de un bit. El comparador es el
ADC, y su salida se procesa digitalmente, por lo que no se pueden acumular más errores
analógicos.25.18

FIGURA
Comportamientomodulador de
tiempo discreto (capacitor conmutado), donde el filtro de paso bajo es simplemente un integrador En cada
gráfico, el xrepresenta el tiempo y el yrepresenta el nivel de la señal. (a) La forma de onda de entrada. (b)
Entrada al comparador. (c) La salida del comparador digital de un bit. El ciclo de trabajo de esta forma de onda
corresponde a la forma de onda de entrada. El filtro digital y el diezmador recuperan la forma de onda original
de este bit.

bucle con un filtro de paso bajo (típicamente de tercer a quinto orden) y un DAC de un bit. El
DAC de un bit puede tomar solo uno de dos valores, + escala completa y – escala completa,
por lo que es perfectamente lineal. El filtro de paso bajo hace que la ganancia del bucle sea
alta en frecuencias bajas (la banda de señal de interés) y baja en frecuencias altas. Dado que
el error en un circuito de retroalimentación es bajo cuando la ganancia es alta y alto cuando
la ganancia es baja, los errores dominan en frecuencias altas y son bajos en la banda de
interés. El resultado es una salida de un bit cuyo ciclo de trabajo es proporcional a la señal de
entrada. Juntos, los elementos del circuito de retroalimentación se denominan modulador
sigma-delta.
La figura 25.18 ilustra el funcionamiento de un ADC SD simple de tiempo discreto
(condensador conmutado). En este ejemplo de primer orden, el filtro de paso bajo es solo un
integrador. El bucle intenta forzar la entrada al comparador de vuelta a la línea de base y la
figura muestra cómo el ciclo de trabajo de la salida digital resultante refleja la señal de
entrada. Los datos digitales aquí tienen patrones no deseados que tienden a repetirse,
llamados ciclos límite. Pueden aparecer en la banda de interés e interferir con la señal. Los
filtros de bucle de orden superior (terceros y superiores) hacen que la actividad de los bits
sea tan caótica que no tiene ciclos límite sustanciales.
La principal ventaja de un convertidor SD es que tiene un filtro antialiasing incorporado, y
uno muy bueno. La mayoría de las partes SD tienen un de respuesta de impulso finito (FIR),
que tiene una respuesta de frecuencia extremadamente plana en la banda de paso y un corte
extremadamente agudo, propiedades imposibles de implementar en filtros analógicos. El
ADC aún necesita un filtro antialias para rechazar señales por encima de la mitad de la tasa
de sobremuestreo.muestreo de salida y tiene

.
hasta deoctavas

casi el sobremuestreo)velocidad) para caerse. La combinación de los dos filtros proporciona

una protección hermética contra los alias, a menudo con una atenuación de 96 dB en todo el
espectro. Una mejora importante de la SD de un bit es la SD multibit, en la que el comparador
se reemplaza por un convertidor flash con una resolución de hasta cuatro bits. Esto mejora la
ENOB de todo el convertidor en varios bits.

Convertidores
de voltaje a frecuencia (VFC) son circuitos versátiles y de bajo costo que convierten voltajes
analógicos en formas de onda periódicas cuya frecuencia es proporcional al voltaje de
entrada analógico. Un VFC es conceptualmente similar a un convertidor integrador (ver
arriba), excepto que falta el contador digital y se reemplaza con un generador de pulsos
cortos que descarga rápidamente el capacitor. La referencia de voltaje no está conectada
intermitentemente a la entrada; en cambio, aparece todo el tiempo en la entrada negativa del
comparador en lugar de tierra. El capacitor se carga a una velocidad proporcional al voltaje
de entrada hasta que el voltaje es igual al voltaje de referencia. Luego, el comparador activa
el generador de impulsos, que descarga rápidamente el condensador, y el ciclo comienza de
nuevo. El pulso periódico en la salida del comparador se puede utilizar como salida digital.
La ventaja del VFC sobre los ADC convencionales es que la salida de un bit se puede
transmitir digitalmente, a través de transformadores de aislamiento, a través de un cable de
fibra óptica o a través de cualquier otro medio de transmisión aislado, no aislado, de larga
distancia o de corta distancia. Todo lo que se necesita en el extremo receptor para completar
la conversión de analógico a digital es un contador digital, que no necesita estar sincronizado
con el VFC en sí. A veces, la conversión digital no es necesaria; un VFC se puede usar con
un transformador de aislamiento y un convertidor de frecuencia a voltaje (FVC) para crear un
amplificador de aislamiento. Para una buena discusión de los VFC, vea la Referencia 7.

25.6 Instrumentación y componentes

Circuitos integrados
La tabla 25.1 enumera varios ADC populares de alta calidad en forma de circuito integrado.
Los precios indicados son aproximados para cantidades pequeñas y para piezas de la
calidad más baja, a mediados de 1996. De ninguna manera exhaustiva, la lista es una
muestra de algunos de los chips más populares o de mejor rendimiento de cada tipo de ADC.
La tabla 25.2 contiene direcciones, números de teléfono y sitios de Internet de los fabricantes
de la tabla 25.1.

Instrumentación
Las tarjetas de adquisición de datos enchufables se están volviendo cada vez más populares
a medida que bajan los precios de las computadoras personales y aumenta el rendimiento
del procesador. Estas tarjetas suelen contener uno o más ADC (con S/H), amplificadores de
instrumentación con ganancia y entrada diferencial, y multiplexores para cambiar a diferentes
entradas. Algunos tienen DAC integrados y otros también tienen funciones de temporización
y datos digitales. Las tarjetas de adquisición de datos, que alguna vez se consideraron de
bajo rendimiento y difíciles de usar, han mejorado drásticamente, igualando y, en algunos
casos, superando las capacidades de los instrumentos independientes. La mayoría viene con
controladores que interactúan con paquetes de software fáciles de usar para crear
instrumentación informática fácil de usar pero personalizada. La Tabla 25.3 enumera algunas
placas de adquisición de datos enchufables populares y la Tabla 25.4 enumera cómo se
puede contactar a sus fabricantes.

© 2004 by CRC Press LLC

25-20 Medición eléctrica, procesamiento de señales y pantallas

TABLA 25.1 Circuitos integrados ADC

Pieza Tipo Frecuencia de muestreo Resolución, bits Fabricante Aprox. Precio, $

ADC160 Integrador 1 S/s 24 Thaler 225.00 AD7714 Sigma–delta 2.62 S/s 24 Analog
Devices 22.00 MAX132 Integrador 6 S/s 19 MAXIM 15.11 CS5508 Sigma–delta 20 S/s 20
Crystal 21.50 HI7190 Sigma–delta 10 S /s 24 Harris 17,85 AD1879 Sigma–delta 50 kS/s
18 Analog Devices 46,00 CS5390 Sigma–delta 50 kS/s 20 Crystal 75,30 ADS7809 SAR
100 kS/s 16 Burr-Brown 41,54 CS5101A SAR 100 kS/s 16 Crystal 87,20 AD 117 kS/s 12
Dispositivos analógicos 14,00 AD976 SAR 200 kS/s 16 Dispositivos analógicos 36,50
AD7722 Sigma–delta 200 kS/s 16 Dispositivos analógicos 39,80 LTC1278 SAR 500 kS/s
12 Tecnología lineal 17,08 AD1385 Multietapa 500 kS/s 105 Dispositivos analógicos 0
ADS7819 SAR 800 kS/s 12 Burr-Brown 31,90 AD9220 Multietapa 10 MS/s 12 Dispositivos
analógicos 22,95 AD775 Multietapa 20 MS/s 8 Dispositivos analógicos 14,00 AD9050
Multietapa 40 MS/s 10 Dispositivos analógicos 39,00 AD9066 Flash 60 MS/s 6
Dispositivos analógicos 7.00 HI1276 Flash 500 MS/s 8 Harris 338.58

TABLA 25.2 Empresas que fabrican circuitos integrados ADC

 Analog Devices, Inc. Harri s Corp. Semiconductor Maxim Integrated Products, Inc. One Technology Way
Products Division 120 San Gabriel Drive PO Box 9106 PO Box 883 Sunnyvale, CA 94086 Norwood, MA
02062-9106 Melbourne, FL 37902 (408) 737-7600 (617) 329- 4700 (407) 729-4984 http://www.maxim-
ic.com http://www.analog.com http://www.semi.harris.com

Burr-Brown Corporation Linear Technology Corporation Thaler Corporation PO Box 11400 1630
McCarthy Blvd. 2015 N. Forbes Boulevard Tucson, AZ 85734-1400 Milpitas, CA 95035-7417
Tucson, AZ 85745 (520) 746-1111 (408) 432-1900 (520) 882-4000 http://www.burr-brown.com
http://www.linear-tech.com http://www.thaler.com

Crystal Semiconductor Corporation

PO Box 17847
Austin, TX 78760
(512) 445-7222
http://www.cirrus.com/prodtech/crystal. html

TABLA 25.3 Placas de adquisición de datos conectables

Tipo de pieza Frecuencia de muestreo Resolución, bits Fabricante Aprox. Precio, $

AT-A2150 Sigma–delta 51,2 kS/s 16 National Instruments 1495 AT-MIO-16XE-50 SAR 20 kS/s 16
National Instruments 995 AT-MIO-16E-10 SAR 100 kS/s 12 National Instruments 995 CIO -
DAS1600/12 SAR 160 kS/s 12 ComputerBoards, Inc. 599 AT-MIO-16XE-10 SAR 100 kS/s 16
National Instruments 1995 CIO-DAS1600/16 SAR 100 kS/s 16 ComputerBoards, Inc. 699 DT-3001
SAR 330 kS/s 12 Data Translation, Inc. 995 DAS-1800AO SAR 333 kS/s 12 Keithley Metrabyte
1299 AT-MIO-16E-1 SAR 1 MS/s 12 National Instruments 1795 FAST16-1 Multietapa 1 MS/s 16
Analógico 3895

© 2004 por CRC Press LLC

Convertidores de analógico a digital 25-21

TABLA 25.4 Empresas que fabrican

adquisición

conectables Analogic Corporation Keithley Metrabyte

360 Audubon Road 440 Myles Standish Blvd.
Wakefield, MA 01880 Taunton MA 02780
(508) 977-3000 (508) 880-3000
http://www.metrabyte.com
ComputerBoards, Inc.
125 High Street National Instruments Corporation
Mansfield, MA 02048 6504 Bridge Point Parkway
(508) 261 -1123 Austin, TX 78730
(512) 794-0100
Data Translation, Inc. http://www.natinst.com
100 Locke Drive
Marlboro, MA 01752-1192
(508) 481-3700
http://www.datx.com

Referencias
1. CE Shannon, Comunicación en presencia de ruido, Proc. IRE, 37(1): 10–21, 1949. 2. H.
Nyquist, Ciertos temas en la teoría de la transmisión telegráfica, AIEE Transactions, 617–
644, abril de 1928. 3. AB Williams y FJ Taylor, Electronic Filter Design Handbook: LC,
Active, and Digital Filters, 2.ª ed., Nueva York: McGraw-Hill, 1988.
4. SP Lipshitz, RA Wannamaker y J. Vanderkooy, Cuantización y tramado: un estudio
teórico, J. Ing. Soc., 40, 355–375, 1992.
5. HW Ott, Noise Reduction Techniques in Electronic Systems, 2ª ed., Nueva York: John
Wiley & Sons, 1988.
6. R. Morrison, Grounding and Shielding Techniques in Instrumentation, 3.ª ed., Nueva
York: John Wiley & Sons, 1986.
 7. J. Williams, Designs for High Performance Voltage-to-Frequency Converters, Application
Note 14, Linear Technology Corporation, marzo de 1986.

Más información
M. Demler, High- Speed Analog-to-Digital Conversion, San Diego, CA: Academic Press,
1991. BM Gordon, The Analogic Data-Conversion Systems Digest, Wakefield, MA: Analogic
Corporation, 1981. DH Sheingold, Ed., Analog-Digital Conversion Handbook, Englewood
Cliffs, NJ: Prentice-Hall, 1986. Crystal Semiconductor, Delta Sigma A/D, Nota de aplicación
AN10, Austin, TX, 1989.

© 2004 por CRC Press LLC