UNMSM

MICRO/NANO SISTEMAS
ELECTRÓNICOS

TRABAJO PRÁCTICO N°5

Facultad: FACULTAD DE INGENIERÍA

ELECTRÓNICA, ELÉCTRICA Y
TELECOMUNICACIONES

Ingeniero: RUBEN ALARCÓN MATUTTI

Alumno:
VILLALVA CONTRERAS, LUIS MIGUEL 15190159

Horario: JUEVES DE 6 A 8PM

 “TRABAJO PRÁCTICO N°5”

1) Analizar la testabilidad de la función lógica dada, usar directamente los modelos

indicados.
´ c ). d
Y = ( a+b+

a) Diseñar el circuito de transistores en lógica CMOS estático.

 ECUACIÓN BOOLEANA:
TIPO P: Y = á . b́ . ć + d́TIPO N:Ý =(a+ b+c ). d

 TABLA DE VERDAD:

Fig.1 Tabla del circuito CMOS Estático

 Fig.2 DSCH del circuito CMOS Estático

Fig.3 LAYOUT del circuito CMOS Estático

  DIMENSIONES MÍNIMAS:

* MOS devices
MN1 0 10 7 0 TN W= 0.75U L= 0.25U
MN2 7 11 3 0 TN W= 0.75U L= 0.25U
MN3 7 8 3 0 TN W= 0.75U L= 0.25U
MN4 7 9 3 0 TN W= 0.75U L= 0.25U
MP1 1 10 3 1 TP W= 2.00U L= 0.25U
MP2 5 9 3 1 TP W= 2.00U L= 0.25U
MP3 6 8 5 1 TP W= 2.00U L= 0.25U
MP4 1 11 6 1 TP W= 2.00U L= 0.25U
*

 ÁREA DEL LAYOUT:

Fig.4 Área del LAYOUT del circuito CMOS Estático

Hallando el área del transistor del Microwind:

170∗330 λ=56100 λ 2
Sabemos que λ es 0.125 μm, reemplazando:
56100 ( 0.125 μm )2

Área=0.87 nm 2
 FRECUENCIA MÁXIMA:

Fig.5 Características Dinámicas del circuito CMOS Estático

 Para la frecuencia máxima de operación, de la simulación obtenemos el retardo

máximo. Vemos que el tiempo de retraso de subida es 34ps.
 Tmax=34 ps
 Entonces la frecuencia máxima de operación es:
1 1
Frecuencia máx= = =29.4 GHz
Tmax 34 ps

Como es CMOS Estático podemos evaluar la señal de salida en el DSCH:

Fig.6 Características Dinámicas del circuito CMOS Estático en DSCH

b) Para el modelo Stuck-Open, hallar los vectores de inicialización y los vectores
de test, en caso de falla del TRANSISTOR TIPO N de la entrada a.

Fig.7 DSCH del circuito CMOS Estático Stuck-Open

 Fig.8 Tabla del circuito CMOS Estático Stuck-Open

Vector de inicialización: <abCd>=<0000>

Vector de test: <abcd>=<1001>

c) Para el modelo Stuck-On, hallar los vectores de test y monitoreo de corriente,
en caso de falla del TRANSISTOR TIPO P de la entrada d.

Fig.9 DSCH del circuito CMOS Estático Stuck-On

 Fig.10 Tabla del circuito CMOS Estático Stuck-On

Vector de test:
<abcd> = <0011>
<abcd> = <0101>
<abcd> = <0111>
<abcd> = <1001>
<abcd> = <1011>
<abcd> = <1101>
<abcd> = <1111>

Monitoreo de Corriente: Cuando la corriente Id es cero no va a fallar y cuando la

corriente Id está elevada presenta fallas.

2) Analizar la testabilidad de la función lógica dada, usar directamente los modelos

indicados.
 ´ c ). d
Y = ( a+b+

d) Diseñar el circuito de transistores en lógica CMOS dinámico.

 TABLA DE VERDAD:
a b c D ϕ Y
0 0 0 0 0 1
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 1
0 0 1 0 0 1
0 0 1 0 1 1
0 0 1 1 0 1
0 0 1 1 1 0
0 1 0 0 0 1
0 1 0 0 1 1
0 1 0 1 0 1
0 1 0 1 1 0
0 1 1 0 0 1
0 1 1 0 1 1
0 1 1 1 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 1
1 0 0 1 1 0
1 0 1 0 0 1
1 0 1 0 1 1
1 0 1 1 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 0 1 1
1 1 0 1 0 1
1 1 0 1 1 0
1 1 1 0 0 1
1 1 1 0 1 1
1 1 1 1 0 1
1 1 1 1 1 0
Fig.11 Tabla del circuito CMOS Dinámico

Fig.12 DSCH del circuito CMOS Dinámico

 Fig.13 LAYOUT del circuito CMOS Estático

 DIMENSIONES MÍNIMAS:
* MOS devices
MN1 7 8 3 0 TN W= 0.75U L= 0.25U
MN2 7 6 3 0 TN W= 0.75U L= 0.25U
MN3 5 11 7 0 TN W= 0.75U L= 0.25U
MN4 6 9 5 0 TN W= 0.75U L= 0.25U
MN5 7 10 3 0 TN W= 0.75U L= 0.25U
MP1 1 9 3 1 TP W= 2.00U L= 0.25U
*

Fig.14 Área del LAYOUT del circuito CMOS Dinámico

Hallando el área del transistor del Microwind:

280∗210 λ=58800 λ 2
Sabemos que λ es 0.125 μm, reemplazando:
2
58800 ( 0.125 μm )

Área=0.933 nm2
 FRECCUENCIA MÁXIMA:

Fig.15 Características Dinámicas del circuito CMOS Dinámico

Fig.16 Frecuencia del PHI

 La Frecuencia Máxima es el valor de la frecuencia del PHI en el CMOS Dinámico.

Frecuencia=1.316GHz

e) Para el modelo Stuck-Open, hallar los vectores de inicialización y los vectores

de test, en caso de falla del TRANSISTOR TIPO N de la entrada a. Indique la
condición de ϕ.

Fig.17 DSCH del circuito CMOS Dinámico Stuck-Open

 ϕ a b c d y y(S-OP)
1 0 0 0 0 1 1
1 0 0 0 1 1 1
1 0 0 1 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 0 1 0 1 0 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 1 0 0 0 1 1
1 1 0 0 1 0 1
1 1 0 1 0 1 1
1 1 0 1 1 0 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
Fig.18 Tabla del circuito CMOS Dinámico Stuck-Open

Vector de inicialización: <abcd>=<0000>

Vector de test: <abcd>=<1001>

Cuando ϕ es 0, la salida se carga incondicionalmente a 1

f) Para el modelo Stuck-On, hallar los vectores de. test y monitoreo de corriente,
en caso de falla del TRANSISTOR TIPO P de la entrada d. Indique la condición
de ϕ

Fig.19 DSCH del circuito CMOS Dinámico Stuck-On

 ϕ a b c d y y(S-ON)
1 0 0 0 0 1 1
1 0 0 0 1 1 1
1 0 0 1 0 1 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 0 1 0 0
1 0 1 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 1 0
1 1 0 0 1 0 0
1 1 0 1 0 1 0
1 1 0 1 1 0 0
1 1 1 0 0 1 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
1 1 1 1 1 0 0
Fig.20 Tabla del circuito CMOS Dinámico Stuck-On

Vectores de test:
<abcd> = <0010>
<abcd> = <0100>
<abcd> = <0110>
<abcd> = <1000>
<abcd> = <1010>
<abcd> = <1100>
<abcd> = <1110>

Monitoreo de corriente:
Cuando la corriente Id es cero no va a fallar y cuando la corriente Id está elevada
presenta fallas.
Cuando ϕ es 0, la salida se carga incondicionalmente a 1