Está en la página 1de 12

UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
Universidad del Perú, DECANA DE AMÉRICA

FACULTAD: Facultad de Ingeniería Electrónica y Eléctrica

EAP: Ingeniería Electrónica (19.1)

NOMBRES Y APELLIDOS:
 Marcelo Mego Sergio Wilder s (15190117)
 Cardenas Portugal Eduardo (14190117)
 Morales Valladares Oliver (15190018)

CURSO: Laboratorio de Microelectrónica

HORARIO: Lunes (14:00-16:00)

FECHA DE ENTREGA: 22/04/19


Facultad de Ingeniería Electrónica y Eléctrica

INFORME PREVIO
2. Diseñar un restador completo de 1 BIT usando PUERTAS DE
PASO (Use dos transistores en paralelo, tipo N y tipo P).
(Entradas: A,B,D Salidas: RESTA y DESBORDE)

Queda pendiente pasar este esquema a circuito CMOS.

4. Diseñar la función dada usando el estilo CMOS dinámico.


Use el DT(*) dado.

Tabla de verdad de la función:

𝑿𝟏 𝑿𝟐 𝑿𝟑 𝑿𝟒 F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

1
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Tecnología CMOS dinámico:

Circuito Esquemático:

2
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Simulación del Layout:

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 986ps

Fmax= 1,014198x109

Fmax=1,014198 GHz
La frecuencia máxima de operación: 1.014198 GHz

3
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Medidas del Layout:

Área del Layout: 40λx60λ = 2400λ2 = 37,5(µm)2

6. Diseñar en cascada la función G mediante la función F,


usando el estilo DINAMICO CMOS DOMINO. Use el DT (*) dado.

𝐹(𝑋1 , 𝑋2 ) = 𝑋1 𝑥𝑜𝑟 𝑋2 𝐺(𝑋1 , 𝑋2 , 𝑋3 ) = 𝐹 𝑥𝑜𝑟 𝑋3

TABLA DE FUNCIONAMIENTO
𝑿𝟏 𝑿𝟐 F 𝑿𝟑 G
0 0 0 0 0
0 0 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1

𝐺 = (𝑋1 𝑥𝑜𝑟 𝑋2 ) 𝑥𝑜𝑟 𝑋3

4
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Tecnología CMOS DOMINO:

Circuito esquemático:

5
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Simulación del Layout:

6
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 336ps

Fmax= 2.97619x109

Fmax=2,97619 GHz

La frecuencia máxima de operación: 2.97619 GHz

Medidas del Layout:

Área del Layout: 118λx106λ = 12508λ2 = 195,4375(µm)2


7
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

8. Compruebe la obtención del Layout mostrado mediante los


grafos de Euler.

Dado su diagrama STICK simplificado CMOS estático,


interprete dicho diagrama, dibuje el circuito esquemático de
transistores y obtenga la función lógica de salida.
Verifique mediante su tabla de funcionamiento.
Circuito Esquemático:

8
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Grafo de Euler:

Tabla de verdad:

A B C D OUT
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

Función Lógica:

𝑂𝑈𝑇 = 𝐴̅(𝐵̅ + 𝐶̅ . 𝐷
̅)

9
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Layout:

Simulación del Layout:

Frecuencia maxima de operación.

Fmax = 1/Retraso máximo

Retraso máximo= 98ps

Fmax= 1,020408x1010

Fmax=10,20408 GHz

La frecuencia máxima de operación: 10,20408 GHz

10
Microelectrónica
Facultad de Ingeniería Electrónica y Eléctrica

Medidas del Layout:

Área del Layout: 40λx66λ = 2640λ2 = 41,25(µm)2

11
Microelectrónica