Arquitectura de Computadoras

2023-2
2023-2
Ingeniería de Sistemas de Información
Ingeniería de Software
Ciencia de Datos

Material didáctico.
2023

Universidad Sam Ignacio de Loyola - USIL

Gonzales Suárez, Alex Alfonso

Esta presentación está bajo una licencia Creative Commons (BY-NC-ND 4.0). Al usar este contenido los usuarios aceptan
las condiciones de uso.
Atribución-NoComercial-SinDerivadas 4.0 Internacional
https://creativecommons.org/licenses/by-nc-nd/4.0/deed.es

Atribución — Debe dar crédito de manera adecuada, brindar un enlace a la licencia, e indicar si se han realizado
cambios. Puede hacerlo en cualquier forma razonable, pero no de forma tal que sugiera que usted o su uso tienen el
apoyo de la licenciante.
NoComercial — No puede hacer uso del material con propósitos comerciales.
SinDerivadas — Si remezcla, transforma o crea a partir del material, no podrá distribuir el material modificado.

Los términos empleados en este recurso y la presentación de los datos no implican toma alguna de posición de parte de
Usil. Las ideas y opiniones expresadas en el recurso son las de los autores, y no reflejan necesariamente el punto de
vista de Usil ni comprometen a la organización.
Contenidos

Introducción

Desarrollo

Conclusiones
03

Referencias

04
Introducción
Introducción.

Los circuitos digitales, aparte de los circuitos

combinacionales, que usan compuertas AND, OR, NOT,
NAND y NOR, requieren de un elemento de memoria.
El elemento más importante de la memoria es el Flip –
Flop, que está constituido por un ensamble de
compuertas lógicas.
Una compuerta lógica no tiene la capacidad de
almacenar, pero varios a la vez si lo permiten.
Logro de Aprendizaje.

En esta sesión diseñaremos un circuito lógico

secuencial en base a flip flops en el simulador.
Desarrollo
Latches y Flip Flops

• Los sistemas digitales se pueden operar de forma

síncrona o asíncrona.

• En un sistema asíncrono las salidas de los

circuitos lógicos pueden cambiar de estado en el
momento que varíen una o más entradas.

• En los sistemas síncronos, los tiempos exactos en

que cualquier salida puede cambiar de estado se
determinan mediante un reloj (CLK).

8
 Latch S-R.

• El latch es un tipo de
dispositivo de almacenamiento
temporal de dos estados
(biestable) que pueden
permanecer en cualquiera de
sus dos estados gracias a su
capacidad de realimentación.

9
Latch S-R.

Siempre que se hable del estado de un Flip-Flop

(FF) se hace referencia a la salida Q.

10
 Flip Flops

• Los flip-flops son dispositivos síncronos de dos

estados, también conocidos como multivibradores
biestables.
• La salida cambia de estado únicamente en un
instante específico de una entrada de disparo
denominada reloj (CLK).
• Esto significa que los cambios en la salida se
producen sincronizadamente con el reloj.

11
FF SINCRONIZADO POR RELOJ

• La señal de reloj alimenta a todos los componentes

del circuito y la mayoría de las salidas del sistema
pueden cambiar de estado solo cuando el reloj hace
una transición.
• Cuando un reloj cambia de 0 a 1 se llama
transición con pendiente positiva (TPP) y cuando
el reloj cambia de 1 a 0 se llama transición con
pendiente negativa (TPN). Transición con pendiente Transición con pendiente
positiva (TPP) negativa (TPN)

12
Flip-Flops D y JK

13
Diagrama de tiempo de un FF-JK

14
FF-D implementado con FF-JK

15
ENTRADAS ASINCRONAS

La mayoría de los FF’s sincronizados por reloj tienen una

o más entradas asincronas
que operan independiente de las entradas de reloj y de
las entradas sincronas.
Las entradas asíncronas se usan para establecer el FF en
1 ó 0 en cualquier momento sin importar las
condiciones de las otras entradas.

16
ENTRADAS ASINCRONAS

PRESET CLEAR SALIDA

1 1 Sincronizada por reloj*
0 1 Q=1
1 0 Q=0
0 0 No se usa

* Q responderá a J, K y CLK

17
Sistema Secuencial

• Es un circuito bivaluado en el cual, la salida en

cualquier instante depende de las entradas en
dicho instante y de la historia pasada (o secuencia)
de entradas.
• Poseen uno o más caminos de realimentación.
• Existe una dependencia explícita del tiempo.
• Elementos de retraso
• Elementos de memoria
Sistema Secuencial
Señales de un Sistema Secuencial

Señales de Señales de
Entrada Salida

Señales de
ESTADO

• Señales de Estado Presente

• Señales de Próximo Estado
Clasificación de los Sistemas Secuenciales

• Sistema Asíncrono. La sincronización depende

exclusivamente de los retrasos de la lógica
combinacional, sin necesidad de ninguna señal
externa al sistema.
• Sistema Síncrono. La sincronización depende
exclusivamente de una señal externa al sistema,
conocida generalmente como señal de reloj. Esta
señal de reloj controlará el comportamiento de los
elementos de memoria.
Control del Próximo Estado

Sistema Asíncrono
Control del Próximo Estado

Sistema Síncrono
Esquematización de la Transición de Estados

Diagrama de Estados Tabla de Estados

Tablas de transiciones
Modelo general de circuito secuencial
Modelos de Sistemas Secuenciales

• Modelo de Mealy. Las señales de salida son funciones

tanto de las señales de entrada como de estado
presente.

• Modelo de Moore. Las señales de salida son

funciones únicamente de las señales del estado
presente.
Aplicaciones

• Todo sistema en el cual se necesite almacenar

algún parámetro que luego se operara junto con
señales de entrada.
• Máquinas expendedoras
• Sistemas Autómatas
• Motores
Diseño general de circuitos secuenciales

• Paso 1: diagrama de estados

• Paso 2: tabla del estado siguiente
• Paso 3: tabla de transiciones de los flip-flops
• Paso 4: mapas de Karnaugh
• Paso 5: expresiones lógicas para las entradas de los
flip-flops
• Paso 6: implementación
Modelo de Moore

• Detector de secuencia para 3 o más 1s lógicos en la

entrada. 1..111
 Modelo de Moore

• Detector de
secuencia para la
secuencia 011.
Modelo de Moore
 Modelo de Moore

• Elegimos un tipo de FF para la implementación y

usamos su tabla de excitación ( en este caso D):
Modelo de Moore

También realizamos el Karnaugh para las salidas O2, O1, O0

 Modelo de Mealy

• Detector de secuencia para 3 o más 1s lógicos en la

entrada.
Obtención de la Tabla de estados

Estado Estado
Entrada Salida
Presente siguiente
q1 q0 x q1* q0* z
0 0 0 0 0 0
0 0 1 0 1 0
0 1 0 0 0 0
0 1 1 1 0 0
1 0 0 0 0 0
1 0 1 1 0 1
1 1 0 * * *
1 1 1 * * *
Obtención de la Tabla de transiciones

q1 q1* j1 k1 q0 q0* j0 k0
0 0 0 * 0 0 0 *
0 0 0 * 0 1 1 *
0 0 0 * 1 0 * 1
0 1 1 * 1 0 * 1
1 0 * 1 0 0 0 *
1 1 * 0 0 0 0 *
1 * * * 1 * * *
1 * * * 1 * * *
Mapas de Karnaugh

• Aplicamos un mapa de
Karnaugh para: J1
• J1
q1q0\x 0 1
• K1
• J0
00 0 0
• K0 01 0 1
• Z 11 * *
10 * *
J1 = q0.x
Consultas.
Conclusiones
Conclusiones.

• Los FF son la base de los circuitos secuenciales.

• El tipo de FF que se utiliza para la implementación
de la mayoría de los circuitos es el JK.
• Los FF manejan una señal de reloj que determina
el cambio o la transición de las salidas.
• Las máquinas de estado son la base de circuitos
digitales utilizados en los procesadores.
Referencias.

Quiroga, I. (2010). Arquitectura de Computadoras. Alfaomega.

Parhami, B. (2007). Arquitectura de Computadoras. McGraw-Hill.

Null, L. y Lobur J. (2015). The Essentials of Computer Organization

and Architecture. Jones & Bartlett Learning.

Floyd, T. (2006). Fundamentos De Sistemas Digitales. Pearson.