Practica1 Diseño Digital Moderno

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
FACULTAD DE INGENIERÍA
DIVISIÓN DE CIENCIAS BÁSICAS
Diseño Digital
1
Práctica #_____
__________Implemmentación de compuertas básicas en la____________

______________plataforma Quartus II, en modo gráfico _________________
Martínez
Elaborada por: ______________ Rojas
_____________ José Eduardo
___________
Apellido paterno Apellido materno Nombre(s)
Grupo: 1
Semestre: 2020-1
Fecha de entrega: __ Octubre

12 de _______________ de 2020
Calificación obtenida: ___________

Laboratorio Diseño Digital Moderno
INDICE
Tabla de contenido
Objetivo ................................................................................................................................................................. 3
Material y equipo ................................................................................................................................................ 3
Procedimientos....................................................................................................................................................... 3
Practica 1 A ................................................................................................................................................................. 3
1.a.-Abrir Quartus II y crear nuevo proyecto ............................................................................................................................................................ 3
2.a.- Crear nuestra área de trabajo ........................................................................................................................................................................... 5
3.a- Simular nuestros circuitos ................................................................................................................................................................................... 6
4.a.- Compilamos ......................................................................................................................................................................................................... 6
5.a.- Crear un nuevo File University Program VWF................................................................................................................................................ 7
6.a.- Condensar nuestras variables .......................................................................................................................................................................... 7
7.a.-Simulación ............................................................................................................................................................................................................. 8
8.a.- Comparación de los resultados con los obtenidos en clase ......................................................................................................................... 9
9.a.-Análisis de los resultados ................................................................................................................................................................................... 9
Practica 1 B ............................................................................................................................................................... 10
1.b.-Crear nuestra área de trabajo .......................................................................................................................................................................... 10
2.b.-Top level identidades Antes de compilar ........................................................................................................................................................ 10
3.b.-Compilación ........................................................................................................................................................................................................ 11
4.b.- Creamos un nuevo File University Program VWF ....................................................................................................................................... 11
5.b.- Condensar nuestras variables ........................................................................................................................................................................ 12
6.a.-Simulación ........................................................................................................................................................................................................... 12
7.b.- Comparar nuestros resultados con los obtenidos en clase ........................................................................................................................ 13
8.b.-Análisis de los resultados ................................................................................................................................................................................. 13
Practica 2 A ............................................................................................................................................................... 14
1.a- Contrucción de nuestras funciones ................................................................................................................................................................. 16
4.a.- Compilamos ....................................................................................................................................................................................................... 18
5.a.-Crear nuestros archivos símbolo para cada función..................................................................................................................................... 18
6.a.- Crear un nuevo File University Program VWF .............................................................................................................................................. 19
7.a.- Condensar nuestras variables ........................................................................................................................................................................ 19
8.a.-Implementación de las 3 funciones ................................................................................................................................................................. 19
9.a.-Simulación ........................................................................................................................................................................................................... 20
10.a.- Comparación de los resultados con los obtenidos en clase .................................................................................................................... 21
11.a.-Análisis de los resultados ............................................................................................................................................................................... 21
Practica 2 B ............................................................................................................................................................... 22
1.b.-Crear nuestra área de trabajo .......................................................................................................................................................................... 24
3.b.-Compilación ........................................................................................................................................................................................................ 24
4.b.- Creamos un nuevo File University Program VWF ....................................................................................................................................... 25
5.b.- Condensar nuestras variables ........................................................................................................................................................................ 26
6.a.-Simulación ........................................................................................................................................................................................................... 26
7.b.- Comparar nuestros resultados con los obtenidos ........................................................................................................................................ 27
8.b.-Análisis de los resultados ................................................................................................................................................................................. 27
Previo ...................................................................................................................................................................... 28
Previo2: ................................................................................................................................................................ 32
Conclusiones......................................................................................................................................................... 33
Conclusion práctica segunda parte ...................................................................................................................... 33
Referencias........................................................................................................................................................... 33
Página 2 de 33
Objetivo
El alumno diseñara mediante bloques estructurados la implementación de compuertas
lógicas utilizando el modo grafico de la plataforma Quartus, así como su respectiva
simulación virtual.
Material y equipo
Computadora, software de descripción de hardware, tarjeta de desarrollo.
Software Quartus II. En espcífico Quartus II 13.0(64 bit) Web edition
Probamos con una MAX II .
Dispositivo con matrcula:EPM240T100C5 un CPLD
Procedimientos
Practica 1 A
Construir de manera gráfica las siguientes compuertas lógicas y simularlas dentro de la
plataforma Quartus.
• NAND (su forma equivalente A̅+ B̅)
• OR A+B
• XOR (Su forma Expandida AB̅ + A̅B)
1.a.-Abrir Quartus II y crear nuevo proyecto
Página 3 de 33
Página 4 de 33
2.a.- Crear nuestra área de trabajo
Página 5 de 33
3.a- Simular nuestros circuitos
4.a.- Compilamos
Página 6 de 33
5.a.- Crear un nuevo File University Program VWF

Ahí Insertamos nuestros nodos, en node finder, le damos list y seleccionamos “>>” para
seleccionar los nodos encontrados
6.a.- Condensar nuestras variables

Darle un valor binario.Primero ordenamos nuestras variables deacuerdo a nuestra tabla
primero NAND,OR,XOR,NAND_Expandida y XOR_Expandida
Agrupamos nuestras entradas y salidas y les damos el valor de unsigned decimal para salida
y binario para entrada dependiendo de lo que quiera mostrar, en entradas le damos en la
opción de count value para crear nuestros valores que le daremos a las variables le damos 0
y 1 y en count every deacuerdo a cuanto tiempo
Página 7 de 33
7.a.-Simulación
Por útlimo damos en run Funcional simulation para ver resultados sean congruentes ya que no
consideramos la tiempos de respuesta, ya que si fuera en ese caso escogeriamos rum timing simulation
para una simulación temporal, guardaremos el archivo con la extensión vwf, e iniciará la compilación y
nos dará una ventana con los resultados finales de la simulación
Página 8 de 33
8.a.- Comparación de los resultados con los obtenidos en clase

Nand=𝑎" + 𝑏"
Xor=𝑎𝑏" + 𝑎"𝑏
A B NAND OR XOR NAND_Expandida XOR_Expandida DECIMAL

0 0 1 0 0 1 0 18
0 1 1 1 1 1 1 31
1 0 1 1 1 1 1 31
1 1 0 1 0 0 0 08
9.a.-Análisis de los resultados

Podemos notar que los valores obtenidos en la tabla y en la simulación del ejercicio a son los mismos
por lo tanto nuestros cálculos,circuitos compuertas lógicas estan bien armados y son correctos.
Página 9 de 33
Practica 1 B
Construir de manera gráfica las siguientes compuertas lógicas y simularlas dentro de la
plataforma Quartus.
• AND 𝐴 ∙ 𝐵
• NOR 𝐴 """"""""
+𝐵
• XNOR con su forma Expandida. 𝐴⨁𝐵 """"""" = 𝐴 ∙ 𝐵 + 𝐴̅ ∙ 𝐵"
1.b.-Crear nuestra área de trabajo
Igual que en el anterior creamos nuestro proyecto o utilizamos el actual y creamos un nuevo
Block Diagram y hacemos nuestras compuertas en dicho block la compuertas son
AND,NOR,XNOR_Expandida y XNOR
A B AND NOR XNOR XNOR_Expandida DECIMAL

0 0 0 1 1 1 07
0 1 0 0 0 0 0
1 0 0 0 0 0 0
1 1 1 0 1 1 11
2.b.-Top level identidades Antes de compilar

Ahora nos aseguramos que nuestro archivo este en el top-level de entidades
Página 10 de 33
3.b.-Compilación
Vemos que el circuito este bien armado
4.b.- Creamos un nuevo File University Program VWF

Ahí Insertamos nuestros nodos, en node finder, le damos list y seleccionamos “>>” para seleccionar los
nodos encontrados
Página 11 de 33
5.b.- Condensar nuestras variables

Debemos darle un valor ya sea binario,unsigned decimal, hexadecimal etc. Primero ordenamos nuestras
variables deacuerdo a nuestra tabla primero AND,NOR,XNOR_Noexpandida, y XNOR_Expandida
Agrupamos nuestras entradas y salidas y les damos el valor de unsigned decimal para salida y binario
para entrada dependiendo de lo que quiera mostrar, en entradas le damos en la opción de count value
para crear nuestros valores que le daremos a las variables le damos 0 y 1 y en count every deacuerdo a
cuanto tiempo
6.a.-Simulación
Página 12 de 33
7.b.- Comparar nuestros resultados con los obtenidos en clase

A B AND NOR XNOR XNOR_Expandida DECIMAL
0 0 0 1 1 1 07
0 1 0 0 0 0 0
1 0 0 0 0 0 0
1 1 1 0 1 1 11
8.b.-Análisis de los resultados

Podemos notar que los valores obtenidos en la tabla y en la simulación del ejercicio b son los mismos
por lo tanto nuestros cálculos,circuitos compuertas lógicas estan bien armados y son correctos.
Página 13 de 33
Practica 2 A
Implantar las siguiente funciones
• 𝐹1(𝑎𝑏𝑐) = 𝑎𝑏"𝑐 + 𝑎"
y=x+y=>𝑏"𝑐 + 𝑎"
𝐹1(𝑎𝑏𝑐) = 𝑏"𝑐 + 𝑎"
𝐹1(𝑎𝑏𝑐) = 1(5,0,1,2,3)
a b c F1
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0
• 𝐹2(𝑎𝑏𝑐) = 𝑎𝑏 + 𝑏"𝑎𝑐̅ + 𝑎 ⊙ 𝑐
𝐹2(𝑎𝑏𝑐) = 𝑎𝑏 + 𝑏"𝑐̅ + 𝑎 ⊙ 𝑐
𝑎𝑐 + """
𝐹2(𝑎𝑏𝑐) = """ 𝑏𝑐 + 𝑎𝑏 + 𝑎𝑐
𝐹2(𝑎𝑏𝑐) = 1(0,1,4,6,7,5)
a b c F2
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Página 14 de 33
• 𝐹3(𝑎𝑏𝑐) = ;𝑎 + 𝑏" + 𝑐̅<(𝑏 + 𝑐)

𝐹3(𝑎𝑏𝑐) = =(3,0,4)
a b c F3
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Tabla de resultados
a b c F1 F2 F3 DEC
0 0 0 1 1 0 3
0 0 1 1 0 1 5
0 1 0 1 1 1 7
0 1 1 1 0 0 1
1 0 0 0 1 0 2
1 0 1 1 1 1 7
1 1 0 0 1 1 6
1 1 1 0 1 1 6
Página 15 de 33
1.a- Contrucción de nuestras funciones

• 𝐹1(𝑎𝑏𝑐) = 𝑎𝑏"𝑐 + 𝑎"
• 𝐹2(𝑎𝑏𝑐) = 𝑎𝑏 + 𝑏"𝑎𝑐̅ + 𝑎 ⊙ 𝑐
Página 16 de 33
• 𝐹3(𝑎𝑏𝑐) = ;𝑎 + 𝑏" + 𝑐̅<(𝑏 + 𝑐)
Implementación de las 3 funciones
Página 17 de 33
4.a.- Compilamos
Compilamos cada una de nuestras funciones para ver que estén bien armadas
5.a.-Crear nuestros archivos símbolo para cada función

Aquí creamos un archivo file simbol para cada función f1,f2,f3 para poder juntarlas en el archivo de
salida
Página 18 de 33
6.a.- Crear un nuevo File University Program VWF

Ahí Insertamos nuestros nodos, en node finder, le damos list y seleccionamos “>>” para
seleccionar los nodos encontrados
7.a.- Condensar nuestras variables

Agrupamos nuestras entradas y salidas y les damos el valor de unsigned decimal para salida
y binario para entrada dependiendo de lo que quiera mostrar, en entradas le damos en la
opción de count value para crear nuestros valores que le daremos a las variables le damos 0
y 1 y en count every deacuerdo a cuanto tiempo
8.a.-Implementación de las 3 funciones

Aquí utilizamos nuestros archivos symbol files y unimos nuestras funciones
Página 19 de 33
9.a.-Simulación
Aquí podemos ver la simulación de nuestras funciones con la respectiva salida en un formato decimal
que podemos comparar con nuestros cálculos
Página 20 de 33
10.a.- Comparación de los resultados con los obtenidos en clase
a b c F1 F2 F3 DEC
0 0 0 1 1 0 3
0 0 1 1 0 1 5
0 1 0 1 1 1 7
0 1 1 1 0 0 1
1 0 0 0 1 0 2
1 0 1 1 1 1 7
1 1 0 0 1 1 6
1 1 1 0 1 1 6
11.a.-Análisis de los resultados

por lo tanto nuestros cálculos, las fucniones corresponden a los valores obtendos lo cual significa que
las funciones estan bien armados y que nuestros datos de la tabla también son correctos.
Página 21 de 33
Practica 2 B
A partir de las siguientes funciones lógicas implántelas dentro del ambiente gráfico de la plataforma
Quartus II de Altera
• 𝐹1(𝑥𝑦𝑧) = 𝑥(𝑥̅ + 𝑦𝑧̅ + 𝑧) POS
0+ 𝑥𝑦𝑧̅ + 𝑥𝑧= 𝑥𝑦𝑧̅ + 𝑥𝑧
𝐹1(𝑥𝑦𝑧) = (𝑥̅ + 𝑦" + 𝑧)(𝑥̅ + 𝑧̅)
𝐹3(𝑎𝑏𝑐) = =(7,8,6)
x y z F1
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0
• 𝐹2(𝑥𝑦𝑧) = (𝑥 + 𝑦)(𝑥̅ + 𝑦)(𝑦" + 𝑧̅) SOP

𝐹2(𝑥𝑦𝑧) = (𝑥 + 𝑦)(𝑥̅ + 𝑦)(𝑦" + 𝑧̅) =(xy+y𝑥̅ +y) (𝑥̅ + 𝑦")
𝐹2(𝑥𝑦𝑧) = (𝑥̅ 𝑦 + xy𝑧̅)

x y z F2
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
• 𝐹3(𝑥𝑦𝑧) = """
𝑥𝑦 + 𝑥⨁𝑦" POS
• 𝑥𝑦 + (𝑥𝑦) + (𝑥̅ 𝑦"
𝐹3(𝑥𝑦𝑧) = """
• 𝑥𝑦 + (𝑥𝑦)
𝐹3(𝑥𝑦𝑧) = """
Página 22 de 33
x y z F3
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
• 𝐹4(𝑥𝑦) = (𝑥 + 𝑧)⨀𝑥̅ sop

• 𝐹4(xy)=(𝑧𝑥̅ ) + (𝑥𝑧)
•
x y z F4
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
x y z F1 F2 F3 F4 DECIMAL
0 0 0 1 0 1 0 10
0 0 1 1 0 1 1 11
0 1 0 1 1 0 0 12
0 1 1 1 1 0 1 13
1 0 0 1 0 0 0 08
1 0 1 0 0 0 1 1
1 1 0 0 1 1 0 2
1 1 1 0 0 1 1 3
Página 23 de 33
1.b.-Crear nuestra área de trabajo

Igual que en el anterior creamos nuestro proyecto o utilizamos el actual
3.b.-Compilación
Vemos que el circuito este bien armado
Página 24 de 33
4.b.- Creamos un nuevo File University Program VWF

Ahí Insertamos nuestros nodos, en node finder, le damos list y seleccionamos “>>” para seleccionar los
nodos encontrados
Página 25 de 33
5.b.- Condensar nuestras variables

Agrupamos nuestras entradas y salidas y les damos el valor de unsigned decimal para salida y binario
para entrada dependiendo de lo que quiera mostrar, en entradas le damos en la opción de count value
para crear nuestros valores que le daremos a las variables le damos 0 y 1 y en count every deacuerdo a
cuanto tiempo
6.a.-Simulación
Página 26 de 33
7.b.- Comparar nuestros resultados con los obtenidos

x y z F1 F2 F3 F4 DECIMAL
0 0 0 1 0 1 0 10
0 0 1 1 0 1 1 11
0 1 0 1 1 0 0 12
0 1 1 1 1 0 1 13
1 0 0 1 0 0 0 08
1 0 1 0 0 0 1 1
1 1 0 0 0 1 0 2
1 1 1 0 0 1 1 3
8.b.-Análisis de los resultados

por lo tanto nuestros cálculos, las fucniones corresponden a los valores obtendos lo cual significa que
las funciones estan bien armados y que nuestros datos de la tabla también son correctos.
Página 27 de 33
Previo
1.-¿Qué es un cronograma?
Se define como la representación gráfica de un conjunto de hechos en función del tiempo
2.- Que son las señales tipo: Toggle, Random, Pulse.

El flip-flop T o "toggle" (conmutación) cambia la salida con cada borde de pulso de clock, dando
una salida que tiene la mitad de la frecuencia de la señal de entrada en T.
Es de utilidad en la construcción de contadores binarios, divisores de frecuencia, y dispositivos
de sumas binarias en general. Se puede hacer a partir de flip-flops J-K, llevando ambas
entradas J y K a alta (high).
La salida es una señal que cambia de estado lógico “0” al estado lógico “1” cuando la señal de
mando sólo efectúe un flanco de subida y debe permanecer en ese estado hasta que la entrada
vuelva a ser energizada, es ahí, cuando la salida cambia del estado lógico “1” al estado lógico
“0”, y vuelve a energizarse ante una nueva energización de la señal de entrada.
Diagrama de tiempo función toggle
Random: Se refiere a vibraciones que no tienen una forma de onda o periodo repetible
característico repetible
Función pulsador (mando monoestable)
La modulación por ancho de pulsos (también conocida como PWM, siglas en inglés de pulse-
width modulation) de una señal o fuente de energía es una técnica en la que se modifica el
ciclo de trabajo de una señal periódica (una senoidal o una cuadrada, por ejemplo), ya sea
para transmitir información a través de un canal de comunicaciones o para controlar la cantidad
de energía que se envía a una carga.
El ciclo de trabajo de una señal periódica es el ancho relativo de su parte positiva en relación
con el período. duty cycle = (tiempo que la salida está a uno o HIGH)/ (periodo de la función)
Página 28 de 33
La salida es una señal que toma un valor lógico de “1” mientras la señal de mando este
presente y en “0” en caso contrario.
Esta señal la entrega directamente cualquier señal monoestable de mando, pero se presenta
por ser necesaria como elemento de mando generado por señales intermedias.
Diagrama de tiempo función pulsador
3.- Para que se utiliza la resistencia Pull-Up, o Pull-Down:
En los circuitos lógicos electrónicos, una resistencia pull-up o pull-down es una resistencia que
se usa para asegurar un estado conocido para una señal. Por lo general, se usa en
combinación con componentes como interruptores y transistores, que interrumpen físicamente
la conexión de los componentes traseros a tierra o VCC. Cuando el interruptor está cerrado,
crea una conexión directa a tierra o VCC, pero cuando el interruptor está abierto, el resto del
circuito flotaría (es decir, tendría un voltaje indeterminado). Para un interruptor que está
conectado a tierra, una resistencia pull-up asegura un voltaje bien definido (es decir, VCC o
lógica alta) en el resto del circuito cuando el interruptor está abierto. En contraste, para un
interruptor que está conectado a VCC, una resistencia desplegable asegura un voltaje de tierra
bien definido (es decir, lógica baja) cuando el interruptor está abierto.
Página 29 de 33
4.- Para un transistor a que se llama Corte y Saturación, cuales su efecto sobre las
señales lógicas.
El circuito básico de un transistor en emisor común, según el esquema de la figura, realiza la

operación booleana de negación o complementación: inversor.
Se utilizan los dos estados extremos de este circuito:
- estado de corte: Vi = 0 Ic = 0. Vo = VCC

- estado de saturación: Vi = VCC Vo = 0.
Cuando no pasa corriente por la base, tampoco puede pasar por sus otros terminales, se
dice entonces que el transistor está en corte, es como si se tratara de un interruptor
abierto. Cuando la corriente en la base es muy alta, se permite la circulación de la corriente.
Se dice entonces que se trata de un transistor en saturación. Es como si de un interruptor
cerrado se tratara
5.-Analiza y caracteriza el siguiente circuito e identifica el comportamiento tiene:

• Identifica el voltaje resultante en cada uno de los transistores considerando
que tanto la entrada A como B solamente pueden tener dos voltajes (ground
y Vcc), toda esta información colócala dentro de una respectiva tabla y
completa la misma.
Página 30 de 33
Transistores NPN
Q1 es un NAND
Q4 es un NOT
A B C Q1 Q3 Q4 Q2
Ground Ground Ground 1 0 1 0
Ground Ground VCC 1 1 0 0
Ground VCC Ground 1 0 1 0
Ground VCC VCC 1 1 0 0
VCC Ground Ground 1 0 1 0
VCC Ground VCC 1 1 0 0
VCC VCC Ground 0 0 1 1
VCC VCC VCC 0 1 0 1
Página 31 de 33
Previo2:
Qué es un Mintermino y maxtermino.

Un mintermino es una expresión lógica de n variables consistente únicamente en el operador
conjunción lógica (AND) y el operador complemento o negación (NOT).
Un maxtermino es una expresión lógica de n variables que consiste únicamente en la disyunción

lógica y el operador complemento o negación. Los maxterms són una expresión dual de los minterms.
En vez de usar operaciones AND utilizamos operaciones OR y procedemos de forma similar.
Por ejemplo, los siguientes son maxterms:
a+b'+c
a'+b+c
Qué es una forma suma de productos y producto de sumas.

Suma de productos
Se puede decir que productos es la multiplicación booleana de variables o sus complementos. Cuando
dos o más productos se suman mediante la suma booleana, la expresión se llama suma de productos.
Producto de sumas
Cuando dos o más términos de suma se multiplican, la expresión resultante recibe el nombre de
producto de sumas.
De las siguientes expresiones, deduce las formas sop y pos canónicas para cada una de ellas.
F(abc)=ab+(bU+ c̅)+ ac̅

F(abc)=𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐 """"" + 𝑎𝑏
"""𝑐 + 𝑎𝑏𝑐
""" + 𝑎𝑏"𝑐 + 𝑎"𝑏𝑐̅ + 𝑎𝑏𝑐
""" + 𝑎𝑏𝑐
""""" + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐
""" forma
expandida SOP
"""𝑐 + 𝑎𝑏"𝑐 + 𝑎"𝑏𝑐̅ + 𝑎𝑏𝑐
F(abc)= 𝑎𝑏𝑐 + 𝑎𝑏 """ + """""
𝑎𝑏𝑐 + 𝑎𝑏𝑐̅
F(abc)=ab+𝑏"𝑐+𝑎𝑐
""" forma SOP
"
F(abc)=(𝑎" + 𝑏)( 𝑏 + 𝑐̅)( 𝑎 + 𝑐) forma POS
F(abcd)=(a + b) (c+ d)(a +c + d) Forma POS

""") + (cd
F(abcd)=(ab """) + (a c d
""""""") Forma SOP
F(xywz) = xyz̅+ yw̅ + y(wz̅)

F(xywz) = xyz̅+ yw̅ +ywz̅ forma SOP
F(xywz) = (x" + y" + z)(y" + w)(y" + w
K + z) Forma POS
Página 32 de 33
F(cabo)=𝑐̅(𝑎 + 𝑎"𝑜) + 𝑏𝑜̅

F(cabo)=𝑐̅𝑎 + """𝑜
𝑐𝑎 + 𝑏𝑜̅ Forma SOP
F(cabo)=𝑐𝑎" + 𝑐𝑎𝑜̅ + 𝑏"𝑜 Forma POS
Conclusiones
En resumidas cuentas utilizando el simulador Quartus II se pudo llevar la implementación de compuertas
lógicas como AND,NOR,XNOR etc. Pudimos comparar los resultados de la simulación con nuestros
propios tablas y hacer una comparación para saber si armamos bien nuestros cicuitos, además de que
pudimos entender mejor las representaciones de nuestros resultados en este caso lo hicimos en decimal
para hacerlo un poco más simple.Hubo un poco de problemas con Quartus II con otras versiones al
momento de la compilación, pero todo se pudo solucionar y logré entender el entorno de este programa
de como funciona, como utilizar mis proyectos y archivos y las áreas de trabajo que puedo utilizar para
simular o crear nuestras compuertas y circuitos. Finalmente puedo decir que fue una muy buena práctica
como acercamiento a lo esencial que se va ver en la materia.
Conclusion práctica segunda parte

En resumidas cuentas utilizando el simulador Quartus II se pudo entender y hacer más simple cada
función, en comparación del segundo ejercio pudimos comparar los procedimientos y herramientas que
se utilizaron en Quartus II ya que armamos en un 1 solo diagrama todas la funciones, pude entender que
es un poco más dificil pero menos tardado. Me di cuenta de como podemos utilizar la forma POS ó la
forma SOP en cada uno de los casos aunque en mi opinión se me facilitó más la forma SOP, pudimos
comparar todos nuestros resultados en simulaciones y con nuestros cálculos y resultaron ser los mismos
por lo que se planteraron bien la solcuiones. Finalmente se puede concluir que está práctica fue de mucha
ayuda para entender un poco más de la materia y del simulador, ya que son elementos principales que
seguiremos ocupando durante el curso y que necesitamos comprender para poder aplicarlos en un futuro.
Referencias
Brito.M.(2010). METODOLOGÍAS PARA DISEÑO DE CIRCUITOS . Fecha

consulta:23/09/2020 Recuperado de: https://core.ac.uk/download/pdf/71396065.pdf
Wikipedia.(2015). Pull up resistor Fecha consulta:23/09/2020 Recuperado de:
https://en.wikipedia.org/wiki/Pull-up_resistor
Santamaria.T.(2007). Puertas logicas con transitores . Fecha consulta:23/09/2020
Recuperado de: http://diec.unizar.es/~tpollan/libro/Apuntes/digap3.pdf
ARELLANO M., Lucila P. y Hernandez Hdez. Luciralia,Manual de prácticas de la asignatura de

Bases de Datos, UNAM, Fac. De Ingeniería., DIE http://odin.fi-
b.unam.mx/salaD/practicasBD/manualBD.pdf [Consulta: Viernes, 9 de octubre de 2020]
VISOAL, Esqumas SQL server. http://visoal.net/2020/03/17/esquemas-en-el-sql-server/

[Consulta: Viernes, 9 de octubre de 2020] x
Página 33 de 33

Practica1 Diseño Digital Moderno

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Practica1 Diseño Digital Moderno

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

__________Implemmentación de compuertas básicas en la____________

Fecha de entrega: __ Octubre

Calificación obtenida: ___________

2.a.- Crear nuestra área de trabajo

3.a- Simular nuestros circuitos

5.a.- Crear un nuevo File University Program VWF

6.a.- Condensar nuestras variables

8.a.- Comparación de los resultados con los obtenidos en clase

A B NAND OR XOR NAND_Expandida XOR_Expandida DECIMAL

9.a.-Análisis de los resultados

A B AND NOR XNOR XNOR_Expandida DECIMAL

2.b.-Top level identidades Antes de compilar

4.b.- Creamos un nuevo File University Program VWF

5.b.- Condensar nuestras variables

7.b.- Comparar nuestros resultados con los obtenidos en clase

8.b.-Análisis de los resultados

• 𝐹3(𝑎𝑏𝑐) = ;𝑎 + 𝑏" + 𝑐̅<(𝑏 + 𝑐)

1.a- Contrucción de nuestras funciones

• 𝐹3(𝑎𝑏𝑐) = ;𝑎 + 𝑏" + 𝑐̅<(𝑏 + 𝑐)

Implementación de las 3 funciones

5.a.-Crear nuestros archivos símbolo para cada función

6.a.- Crear un nuevo File University Program VWF

7.a.- Condensar nuestras variables

8.a.-Implementación de las 3 funciones

10.a.- Comparación de los resultados con los obtenidos en clase

11.a.-Análisis de los resultados

• 𝐹2(𝑥𝑦𝑧) = (𝑥 + 𝑦)(𝑥̅ + 𝑦)(𝑦" + 𝑧̅) SOP

𝐹2(𝑥𝑦𝑧) = (𝑥̅ 𝑦 + xy𝑧̅)

• 𝐹4(𝑥𝑦) = (𝑥 + 𝑧)⨀𝑥̅ sop

1.b.-Crear nuestra área de trabajo

4.b.- Creamos un nuevo File University Program VWF

5.b.- Condensar nuestras variables

7.b.- Comparar nuestros resultados con los obtenidos

8.b.-Análisis de los resultados

2.- Que son las señales tipo: Toggle, Random, Pulse.

Diagrama de tiempo función toggle

Función pulsador (mando monoestable)

Diagrama de tiempo función pulsador

3.- Para que se utiliza la resistencia Pull-Up, o Pull-Down:

El circuito básico de un transistor en emisor común, según el esquema de la figura, realiza la

Se utilizan los dos estados extremos de este circuito:

- estado de corte: Vi = 0 Ic = 0. Vo = VCC

5.-Analiza y caracteriza el siguiente circuito e identifica el comportamiento tiene:

Qué es un Mintermino y maxtermino.

Un maxtermino es una expresión lógica de n variables que consiste únicamente en la disyunción

Qué es una forma suma de productos y producto de sumas.

F(abc)=ab+(bU+ c̅)+ ac̅

F(abcd)=(a + b) (c+ d)(a +c + d) Forma POS

F(xywz) = xyz̅+ yw̅ + y(wz̅)

F(cabo)=𝑐̅(𝑎 + 𝑎"𝑜) + 𝑏𝑜̅

Conclusion práctica segunda parte

Brito.M.(2010). METODOLOGÍAS PARA DISEÑO DE CIRCUITOS . Fecha

ARELLANO M., Lucila P. y Hernandez Hdez. Luciralia,Manual de prácticas de la asignatura de

VISOAL, Esqumas SQL server. http://visoal.net/2020/03/17/esquemas-en-el-sql-server/

También podría gustarte

Implemmentación de compuertas básicas en la__