Guía 1: Compuertas Lógicas

Laboratorio Electrónica Digital I.

Departamento de Ingeniería Eléctrica y Electrónica
Facultad de Ingeniería
Universidad Nacional de Colombia
Agosto 5, 2017
1. Objetivos

Estudiar el comportamiento de diferentes compuertas lógicas mediante el diseño e implementación

de circuitos para la comprobación y medición de características como la tabla de verdad, valores
lógicos de entrada y salida, y tiempos de retardo.

2. Materiales
• 2 circuitos integrados correspondientes a la compuerta NOR, uno de los dos debe ser de
familia TTL y el otro de familia CMOS (ver tabla 2).
• 2 circuitos integrados correspondientes a la compuerta NAND, uno de los dos debe ser de
familia TTL y el otro de familia CMOS (ver tabla 2).
• 2 circuitos integrados correspondientes a la compuerta XOR, uno de los dos debe ser de
familia TTL y el otro de familia CMOS (ver tabla 2).
• Resistencias, potenciómetros, LEDs necesarios para los circuitos a implementar.
• Generador de señales, fuente DC, multímetro y osciloscopio.
3. Procedimiento

Para todas las implementaciones propuestas a continuación, los circuitos integrados deben ser
alimentados correctamente con una fuente DC de 5V.

3.1. Implemente el circuito de la figura 1 y compruebe la tabla de verdad de las compuertas

NAND, NOR y XOR. Construya una compuerta AND y una compuerta OR a partir de
compuertas NOR y compruebe la tabla de verdad. Construya una compuerta AND y una
compuerta OR a partir de compuertas NAND y compruebe la tabla de verdad.

1
 Figura 1. Circuito para la comprobación de la tabla de verdad de las compuertas NAND, NOR y
XOR.

3.2. Implemente el circuito de la figura 2, el cual permite variar el valor del voltaje en la entrada
de la compuerta a través del potenciómetro. Registre el voltaje en la entrada y la salida de
la compuerta en suficientes puntos de entrada desde 0V hasta 5V (por lo menos 10 puntos)
y realice la gráfica de esta relación para las dos familias lógicas. Repita el procedimiento
para una compuerta NOR.

Figura 2. Circuito para medición de la relación del voltaje de salida respecto al voltaje de entrada.

3.3. Implemente el circuito de figura 3 con el fin de determinar el tiempo de retardo de una
compuerta individual. La entrada es proporcionada por el generador de señales
configurado para entregar una señal cuadrada de Vmin = 0V y Vmax = 5V. Se deben
visualizar en simultanea las señales de entrada y salida de la compuerta a través del
osciloscopio. La frecuencia del generador debe iniciar en 1 kHz, y se debe aumentar hasta
que sea evidente el retardo, el cual debe ser registrado para las dos familias lógicas.
Compare los resultados y explique las diferencias si existen. Repita el procedimiento para
la compuerta NOR. Analice los resultados.

Figura 3. Circuito para medición del retardo de una compuerta.

2
3.4. Repita el procedimiento anterior conectando las cuatro compuertas de los circuitos
integrados NAND y NOR como se observa en la 4. Explique la relación de los resultados
obtenidos en este punto y el punto anterior.

Figura 4. Circuito para medición del retardo de cuatro compuertas en cascada.

3.5. Implemente el circuito de figura 5 y registre la corriente de entrada de la segunda

compuerta a través del amperímetro con nivel alto y bajo a la entrada, para las dos familias
lógicas. Compare los resultados y explique las diferencias, si las hay. Repita el
procedimiento para compuertas NOR.

Figura 5. Circuito para medición de corriente de entrada.

3.6. Implemente el circuito de figura 6 y comience la prueba con el potenciómetro en su valor

máximo (10K) y asegurando un nivel alto a la salida, registrando la corriente y el voltaje
mientras disminuye la resistencia, hasta superar ligeramente el valor máximo de corriente
permitido según la hoja de especificaciones. Dibuje la curva de voltaje en función de la
corriente. Compare los resultados y explique las diferencias si las hay. Repita el
procedimiento para las dos familias lógicas y para compuertas NOR.

3
 Figura 6. Circuito para medición de corriente vs voltaje.

3.7. Implemente el circuito de la figura 7, el cual corresponde a un decodificador descrito por

la tabla 1, la cual presenta las cuatro posibles entradas, las salidas para cada uno de los
segmentos del display, y el caracter presentado. Utilice compuertas de la misma familia
lógica.

Figura 7. Decodificador a implementar.

Tabla 1. Tabla de verdad del decodificador.

x y a b c d e f g Carácter
0 0 0 1 1 1 1 1 0 U
0 1 1 1 1 0 1 1 0 N
1 0 1 1 1 0 1 1 1 A
1 1 0 0 0 1 1 1 0 L

4
4. Referencias de compuertas lógicas

Las referencias para las compuertas lógicas necesarias para el desarrollo del laboratorio se
presentan en la tabla 2. Para cada familia lógica (TTL y CMOS) existen varias posibilidades, se
recomienda utilizar las referencias que aparecen en la parte superior de la tabla.

Tabla 2. Referencias de compuertas lógicas.

NAND NOR XOR

TTL CMOS TTL CMOS TTL CMOS
7400 74C00 7402 74C02 7486 74C86
74L00 74HC00 74L02 74HC02 74L86 74HC86
74S00 74S02 74S86
74H00 74H02 74H86
74LS00 74LS02 74LS86

5. Preguntas
5.1. ¿Cómo se construyen compuertas lógicas AND, OR, NOT y XOR a partir de las compuertas
NAND y NOR?
5.2. ¿Cómo se interpretan los valores de tensión y corriente de entrada y salida de las
compuertas lógicas (VIH, VIL, VOH, VOL, IIH, IIL, IOH, IOL)? ¿Concuerdan los valores medidos
en la práctica con los especificados por el fabricante?
5.3. ¿Qué es el Margen de Ruido de una compuerta lógica? Con los valores de voltaje medidos
en la parte 2 del procedimiento, calcule el Margen de Ruido de las compuertas utilizadas.
5.4. ¿Qué es el FAN-OUT de una compuerta lógica? Con los valores de corriente medidos en la
parte 5 del procedimiento, calcule el FAN-OUT de las compuertas utilizadas.
5.5. Con los valores de corriente medidos en la parte 5 del procedimiento, calcule la potencia
consumida por las compuertas lógicas utilizadas.
5.6. A la hora de medir tiempos de retardo, ¿Por qué se utiliza una señal cuadrada?
5.7. ¿Qué diferencias encuentra entre las compuertas de la familia lógica TTL y la CMOS?
Explique en que radican estas diferencias.

¡Éxitos!