UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, DECANA DE AMÉRICA)

Laboratorio de C.Electrónicos
EXPERIMENTO N°7

 Alumno : Barzola Cardenas Jean Carlos

 Profesor: Medina Calderón , Alfredo
 Tema: Aplicación del JFET II
 Horarios : Viernes 8 pm -10 pm
I.MARCO TEORICO
El JFET (Junction Field-Effect Transistor, en español transistor de efecto de campo de
juntura o unión) es un tipo de dispositivo electrónico de tres terminales que puede ser
usado como interruptor electrónicamente controlado, amplificador o resistencia
controlada por voltaje. Posee tres terminales, comúnmente
llamados drenaje (D), puerta o compuerta (G) y fuente (S).

A diferencia del transistor de unión bipolar el JFET, al ser un dispositivo controlado por
un voltaje de entrada, no necesita de corriente de polarización. La carga eléctrica fluye
a través de un canal semiconductor (de tipo N o P) que se halla entre el drenaje y la
fuente. Aplicando una tensión eléctrica inversa al terminal de puerta, el canal se
"estrecha" de modo que ofrece resistencia al paso de la corriente eléctrica. Un JFET
conduce entre los terminales D y S cuando la tensión entre los terminales G y S (V GS)
es igual a cero (región de saturación), pero cuando esta tensión aumenta en módulo y
con la polaridad adecuada, la resistencia entre los terminales D y S crece, entrando así
en la región óhmica, hasta determinado límite cuando deja de conducir y entra en corte.
La gráfica de la tensión entre los terminales D y S (VDS) en el eje horizontal contra la
corriente del terminal D (ID o corriente de drenaje) es una curva característica y propia
de cada JFET.
Un JFET tiene una gran impedancia de entrada (que se halla frecuentemente en el orden
de 10 ohmios), lo cual significa que tiene un efecto despreciable respecto a los
componentes o circuitos externos conectados a su terminal de puerta.

Ecuación de entrada
Mediante la gráfica de entrada del transistor también llamada Curva característica de
transferencia universal, a la izquierda de la figura adjunta, se pueden deducir las
expresiones analíticas que permiten analizar matemáticamente el funcionamiento de
este. Así, existen diferentes expresiones para las distintas zonas de funcionamiento.
En la región activa del JFET, siempre que la tensión entre puerta y fuente VGS sea menor
que el módulo de la tensión de estrangulamiento o estricción, en la cual el JFET cae en
la zona de saturación, Vp también llamada VGS(off) , la curva de valores límite de ID viene
dada por la expresión:
ID=IDSS (1-VGS/VP)2
Los puntos incluidos en esta curva representan la corriente ID y la tensión VGS en la zona
de saturación, mientras que los puntos del área bajo la curva representan la zona
óhmica. Si |VGS| > |Vp| (zona de corte) la corriente de drenaje es cero (ID=0).

Curva característica de transferencia universal, a la izquierda y curva característica de

drenaje de un transistor JFET Canal N. Las correspondientes a un JFET Canal P son el
reflejo horizontal de estas.

Ecuación de salida
En la gráfica de salida también llamada curva característica de drenaje, a la derecha de
la figura, se pueden observar con más detalle los dos estados en los que el JFET permite
el paso de corriente. En un primer momento, la corriente de drenaje aumenta
progresivamente según lo hace la tensión de salida drenaje-fuente (VDS). Esta curva
viene dada por la expresión:
ID=k [2VDS(VGS-VP)-VDS2]
En la cual "k" es:
k=IDSS/VP2

Puede suponerse que ID=VDS/Ron , siendo:

1
Ron= 𝑘
(𝑉𝐺𝑆−𝑉𝑃)
2

Por tanto, en esta zona y a efectos de análisis, el transistor puede ser sustituido por
una resistencia de valor Ron, con lo que se observa una relación entre la ID y la
VDS definida por la Ley de Ohm. Esto hace que a esta zona de funcionamiento se le
llame zona óhmica. A partir de una determinada tensión VDS la corriente ID deja de
aumentar, quedándose fija en un valor al que se denomina ID de saturación o IDSAT. El
valor de VDS a partir del cual se entra en esta nueva zona de funcionamiento viene dado
por la expresión:
VDS=VGS-VP
La corriente de saturación IDSAT, característica de cada JFET, puede calcularse
reescribiendo la ecuación de entrada y, usando para "k" la expresión ya mencionada,
queda:
𝑘
ID=2(VGS-Vp)2

II.MATERIALES
- Voltímetro
- JFET K30A
- Resistencias
- 1 protoboard
- Amperímetro
- 2 Fuentes de alimentación
III. PROCEDIMIENTO
a) Primeramente armamos el circuito de la gráfica mostrada con
ayuda del multímetro y amperímetro hallamos VDS,ID Y VRD
cuando el RD =1k Ω

CIRCUITO N°1
 TABLA DE MEDICIONES
VDD(V) VDS(V) ID(mA) VRD(V)
0 0 0 0
0.5 0.135 0.325 0.323
1 0.285 0.677 0.674
1.5 0.43 0.966 0.972
2 0.604 1.291 1.282
2.5 0.777 1.578 1.57
3 0.954 1.834 1.823
4 1.423 2.345 2.327
5 2.072 2.697 2.677
6 2.892 2.855 2.832
7 3.809 2.931 2.908
8 4.76 2.979 2.955
9 5.68 3.011 2.986
10 6.63 3.037 3.011

GRAFICA DE SALIDA
b) Ahora en el mismo circuito nuestro RD=680 Ω y hallamos
VDS,ID Y VRD.
TABLA DE MEDICIONES
VDD(V) VDS(V) ID(mA) VRD(V)
0 0 0 0
0.5 0.17 0.408 0.284
1 0.366 0.834 0.553
1.5 0.545 1.185 0.806
2 0.788 1.593 1.068
2.5 1.021 1.921 1.289
3 1.261 2.193 1.469
4 1.944 2.65 1.775
5 2.802 2.84 1.902
6 3.737 2.923 1.962
7 4.73 2.975 1.992
8 5.68 3.009 2.016
9 6.68 3.037 2.034
10 7.62 3.057 2.047

GRAFICA DE SALIDA
 CIRCUITO N°2
a) tArmamos el siguiente circuito mostrado en la grafica y hallamos
sus corrientes y voltajes
 TABLA DE MEDICIONES

VDD 17V VDS 10.23V

VRD 4.6V VDG 9.7V
VRS 2,213V IS 4.70mA
VR1 14.32V ID 4.68mA
VR2 2.689V IG 3.1uA
VGS 0.487V

 Notamos que con los datos dados del circuito vemos que el VGS˃0
entonces nuestro circuito no trabaja como amplificador .

b) Ahora diseñaremos un circuito que trabaje como

amplificador(VGS˂0) cambiando los valores de las resistencias de la
grafica mostrada
}

VDD 17V VDS 13.57V

VRD 2.336V VDG 11.95V
VRS 1.121V IS 2.36mA
VR1 15.20V ID 2.38mA
VR2 0.716V IG 0.3uA
VGS -0.35V

 Cumple que el VG˂0 entonces el circuito trabaja como

amplificador
 También cumple que 𝑉𝐺 = 𝑉𝐺𝑆 + 𝑉𝑅𝑆
𝑅2
𝑉𝐺 = 𝑉𝐷𝐷 ∗
𝑅1 + 𝑅2
1𝑀
𝑉𝐺 = 17 ∗
20𝑀 + 1𝑀
𝑉𝐺 = 0.809𝑉
Reemplazando
0.809 = −0.35 + 1.121
0.809 = 0.771
Entonces cumple con la ecuación
IV.CONCLUSIONES

 La caída de tensión en VGS según la teoría es negativo pero al momento de medirlo

con el multímetro se comprobó que es negativo.
 Tenemos que variar las resistencias hasta encontrar que el VGS˂0 para que
nuestro circuito trabaje como amplificador.
 Al querer comprobarlo teóricamente no se pudo por falta de los datos del
fabricante IDSS y el ID que no lo pude encontrar en internet.
 La caída de tensión en RG es casi nula ya que la corriente que circula por dicha
resistencia está muy próximo al cero.

V.BIBLIOGRAFIA

 https://www.etsist.upm.es/estaticos/ingeniatic/index.php/tecnologias/item/636-
transistor-jfet.html
 https://es.wikipedia.org/wiki/JFET
 http://mrelbernitutoriales.com/transistor-jfet/conociendo-el-jfet/pruebas-con-el-
jfet/curva-de-transferencia-del-jfet/polarizacion-del-jfet/
 http://mrelbernitutoriales.com/transistor-jfet/conociendo-el-jfet/