Está en la página 1de 4

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO.

10, ABRIL 2013

Polarizacin y amplicadores con el uso de JFETS.


Renato Daz, Estudiante, Facultad de Ingeniera Elctrica y Electrnica
7) Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes. Desventajas que limitan la utilizacin de los FET 1) Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada. 2) Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT. 3) Los FET se pueden daar debido a la electricidad esttica.

Resumen Analizar e implementar los principales circuitos de polarizacin para JFETS. Analizar e implementar un amplicador usando un JFET. Index TermsAmplicador, JFET, polarizacin.

I.

I NTRODUCCIN

STE presente preparatorio se enfocar al conocimiento de los diferentes circuitos de polarizacin y amplicacin usando JFETs y cules son sus caractersticas. Abril , 2013

II.

PROCEDIMIENTO PRACTICO

II-A. Implementar los circuitos del trabajo preparatorio de los literales 3,4,5 y 7. II-B. Tomar las medidas de voltajes y corrientes que considere necesarias para su informe. II-C. Para el circuito de la Figura 2 gracar las formas de onda de entrada, salida y terminales del JFET. III. TRABAJO PREPARATORIO III-B. Revisar las hojas de datos de los dispositivos 2N5457, 2N3819 y K161 presente un cuadro con los valores de los parmetros ms importantes. Simbolo 2N5457 Vp VGSof f IDSS TJ 2N3819 Vp VGSof f IDSS TJ K161 Vp VGSof f IDSS TJ P arametro V. de estrangulamiento V.compuerta-fuente I. drenaje-fuente Temperatura de juntura V. de estrangulamiento V.compuerta-fuente I. drenaje-fuente Temperatura de juntura V. de estrangulamiento V.compuerta-fuente I. drenaje-fuente Temperatura de juntura V alor 6 -6 min:1; tip:3 -55 a 150 8 -8 min:2; max:20 -55 a 150 min:0.4;max:4 min:-0.4;max:-4 tipico:10 -55 a 125 U nidades V V mA C V V mA C V V mA C III-A. Consultar las principales cararctersticas de los transistores de efecto de campo y presente un cuadro con las semejanzas y diferencias entre este tipo de transistores y los de juntura bipolar. CARACTERISTICAS DE LOS FETS Tiene una resistencia de entrada extremadamente alta (casi 100M). No tiene un voltaje de uni on cuando se utiliza Conmutador (Interruptor). Hasta cierto punto es inmune a la radiacin. Es menos ruidoso. Puede operarse para proporcionar una mayor estabilidad trmica. Ventajas del FET 1) Son dispositivos controlados por tensin con una impedancia de entrada muy elevada (107 a 1012ohmios). 2) Los FET generan un nivel de ruido menor que los BJT. 3) Los FET son ms estables con la temperatura que los BJT. 4) Los FET son ms fciles de fabricar que los BJT pues precisan menos pasos y permiten integrar mas dispositivos en un CI. 5) Los FET se comportan como resistencias controlados por tensin para valores pequeos de tensin drenaje-fuente. 6) La alta impedancia de entrada de los FET les permite retener carga el tiempo suciente para permitir su utilizacin como elementos de almacenamiento. Figura 1.Semejanzas y diferencias entre FETs y TBJs

III-C. Calcular los voltajes de polarizacin para los circuitos de la gura2 y gura3. VDD = 18[V ] RD = 2,4[k ] RS = 1,2[k ] R1 = 220[k ]

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013

VS = VGS = 43,34[V ]
R1 910k J1 18V J2N3819 R2 220k R4 1.2k R3 2.4k

VD = VDD (IDS RD ) = 93,68[V ] VDS = VD VS = 50,34[V ]


V1

se est trabajando en la RAN porque VDS > Vp VDD =

R1 3.3k V1 J1 J2N3819 R2 1000k R3 1k 20V

0
Figura 2.Circuito de polarizacin con divisor de voltaje con FET.

R2 = 910[k ] IDSS = 2[mA] Vp = 8[V ] = VGS (of f ) RG = R1 ||R2 = 177,17[k ] VGG = [R1 /(R1 + R2 )] VDD = 3,50[V ] Curva de transductancia : IDS = IDSS (1 [VGS /VGS (of f ) )2 Recta de polarizacin : IDS = [ [VGG VGS ] RS 1 2 ] VGS +( 20[V ] RD = 3,3[k ] RS = 1[k ] RG = 1000[k ] IDSS = 2[mA] Vp = 8[V ] = VGS (of f ) M alla de entrada : 2 1 ) VGS + [RS IDSS ] VGS (of f ) VGS = ID RS = (1[k ]) ID M alla de salida : ID = IDSS (1 [ VGS ])2 VGS (of f ) (1[k ]) ID 2 ]) 8[V ]

0 Figura 3.Circuito de autopolarizacin con FET

2 VGS (of f )

+1(

VGG )=0 [IDSS RS ]

2 1/VGS (of f ) = 0,015625

ID = 2[mA] (1 [ ID = 1,372[mA]

((

1 2 )( ) = 0,667 [RS IDSS ] VGS (of f ) VGG = 0,4583 [RS IDSS ] o 0,6767[V ]

VGS = (1[k ]) ID = 1,372[V ] VS = VGS = 1,372[V ] VD = VDD ID RD = 15,47[V ] VDS = VD VS = 14,1[V ] se est trabajando en la RAN porque VDS > Vp

VGS = 43,34[V ] VGS = 43,34[V ] IDSS =

[VGG VGS ] = 39,037[mA] RS

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013

III-D. Disee un circuito usando un JFET canal n polarizado con divisor de voltaje con los siguientes datos: ID=IDSS/2, VDS=10V, VDD=20V, VG=1.5V y R2=100K. Considere el Vp de su transistor.
J1

RD

V1 12V

RD R1
RG

J2N3819 RS

J1 20V J2N3819 R2 RS

V1

Figura 5.Diseo de circuito de Autopolarizacin y canal n con JFET. VGS )2 VGSS (of f ) 1 ) = 2,34[V ] 2

ID = IDSS (1 VGS = 8(1 RS =

Figura 4.Diseo de circuito de polarizacin con divisor de voltaje y canal n con JFET. 2N3819: Vp = 8[V ] = VGS (of f ) IDSS = 2[mA] IDSS ID = = 1[mA] 2 R2 VG = VDD R1 + R2 VDD R1 = R2 ( 1) VG 20 1) R1 = 100k ( 1,5 R1 = 1,2[M ] ID = IDSS (1 VGS = 8(1 RS = )2 VGSS (of f ) 1 ) = 2,34[V ] 2 VGS

VGS = 2,2[k ] ID

VS = VGS = 2,34[V ] VD = VDS + VS = 8,34[V ] RD = 12[V ] 8,34[V ] VDD VD = = 3,9[k ] ID 1[mA]

III-F. Simule los circuitos diseados en los literales 4 y 5. Presente en un cuadro las mediciones DC obtenidas en simulacin y las que calcul tericamente.

20.00V 5.068mA R1 1.2M 4.868mA 20.00V J1 19.40V

88.79uA RD 6.8k 88.79uA V1 20V 19.33V 5.157mA

VG VGS = 3,9[k ] ID

VD = VDS ID RS = 13,9[V ] RD = VDD VD 20[V ] 13,9[V ] = = 6,8[k ] ID 1[mA]

J2N3819 200.0uA R2 100k -4.957mA 0V RS 3.9k 4.957mA

III-E. Disee un circuito usando JFET canal n autopolarizado con los siguientes datos: ID=IDSS/2, VDS=6V, VDD=12V, y RG=1M. Considere el Vp de su transistor. 2N3819: Vp = 8[V ] = VGS (of f ) IDSS = 2[mA] IDSS ID = = 1[mA] 2

0
Figura 6.Simulacin del diseo de circuito de polarizacin con divisor de voltaje y canal n con JFET.

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013

RENATO DIAZ 1.6V

LABORATORIO DE DISPOSITIVOS ELECTRONICOS (A) Vin vs Vout

PRACTICA N 10

973.2uA RD 3.9k 8.205V 1.276fV J1 J2N3819 -1.276pA 1.276pA RG 1M -973.2uA 0V 2.141V RS 2.2k 973.2uA 973.2uA 12.00V 973.2uA 12V V1

1.2V

0.8V

0.4V

0V

-0.4V

-0.8V

-1.2V

-1.6V 0s 0.2ms 0.4ms V(C2:A) V(C1:B) 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms Time 1.6ms 1.8ms 2.0ms 2.2ms 2.4ms 2.6ms 2.8ms 3.0ms

0
Figura 9.Vin vs Vout Amplicador con JFET Figura 7.Simulacin del diseo de circuito de Autopolarizacin y canal n con JFET.

RENATO DIAZ 14V

LABORATORIO DE DISPOSITIVOS ELECTRONICOS (A) Formas de onda en los terminales

PRACTICA N 10

12V

VD

III-G. Realizar la simulacin del circuito diseado en la gura 8 en un software computacional y presentar las formas de onda de entrada, salida y las formas de onda obtenidas en los terminales del FET.

10V

8V

6V

4V

2V

VS VG

R1 22000k

R3 2.7k C2

0V

-2V 0s 0.2ms 0.4ms 0.6ms V(J1:d) V(J1:g) V(J1:s) 0.8ms 1.0ms 1.2ms 1.4ms Time 1.6ms 1.8ms 2.0ms 2.2ms 2.4ms 2.6ms 2.8ms 3.0ms

0.1u C1

10u J1
V

V2

15V R5 10000k

Figura 10.Formas de onda en los terminales del JFET

V1

J2N3819 V
V

VOFF = 0 VAMPL = 200mV FREQ = 1kHz R2 270k

IV.

CONCLUSIONES

C3 R6 1.5k

47u

Son dispositivos sensibles a la tensin con alta impedancia de entrada (del orden de 107 W). Los FET generan un nivel de ruido muy bajo por lo que ayuda en las formas de onda que obtenemos sean ntidas y con baja interferencia. Los FET se comportan como resistores variables controlados por tensin para valores pequeos de tensin de drenaje a fuente. V. BIBLIOGRAFIA R EFERENCIAS

Figura 8.Amplicador con JFET

[1] R. Boylestad and L. Nashelsky, Electrnica:Teoria de circuitos y dispositivos electrrnicos 10ma ed. Prentice Hall, 2009. [2] Thomas L. Floyd, Dispositivos Electrnicos, Octava Edicin, Pearson Educacin; Mxico 2008. [3] Schilling, D., Belove, . 1993. Circuitos Electrnicos Discretos e Integrados. Mc Graw- Hill